TimeQuest Timing Analyzer report for MIDIKBD
Sun Dec 30 21:11:58 2012
Quartus II 32-bit Version 12.0 Build 178 05/31/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK_BRD'
 13. Slow 1200mV 85C Model Setup: 'JTAG_NEXUS_TCK'
 14. Slow 1200mV 85C Model Hold: 'CLK_BRD'
 15. Slow 1200mV 85C Model Hold: 'JTAG_NEXUS_TCK'
 16. Slow 1200mV 85C Model Recovery: 'JTAG_NEXUS_TCK'
 17. Slow 1200mV 85C Model Removal: 'JTAG_NEXUS_TCK'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_BRD'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'JTAG_NEXUS_TCK'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Slow 1200mV 85C Model Metastability Report
 29. Slow 1200mV 0C Model Fmax Summary
 30. Slow 1200mV 0C Model Setup Summary
 31. Slow 1200mV 0C Model Hold Summary
 32. Slow 1200mV 0C Model Recovery Summary
 33. Slow 1200mV 0C Model Removal Summary
 34. Slow 1200mV 0C Model Minimum Pulse Width Summary
 35. Slow 1200mV 0C Model Setup: 'CLK_BRD'
 36. Slow 1200mV 0C Model Setup: 'JTAG_NEXUS_TCK'
 37. Slow 1200mV 0C Model Hold: 'CLK_BRD'
 38. Slow 1200mV 0C Model Hold: 'JTAG_NEXUS_TCK'
 39. Slow 1200mV 0C Model Recovery: 'JTAG_NEXUS_TCK'
 40. Slow 1200mV 0C Model Removal: 'JTAG_NEXUS_TCK'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_BRD'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'JTAG_NEXUS_TCK'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Output Enable Times
 48. Minimum Output Enable Times
 49. Output Disable Times
 50. Minimum Output Disable Times
 51. Slow 1200mV 0C Model Metastability Report
 52. Fast 1200mV 0C Model Setup Summary
 53. Fast 1200mV 0C Model Hold Summary
 54. Fast 1200mV 0C Model Recovery Summary
 55. Fast 1200mV 0C Model Removal Summary
 56. Fast 1200mV 0C Model Minimum Pulse Width Summary
 57. Fast 1200mV 0C Model Setup: 'CLK_BRD'
 58. Fast 1200mV 0C Model Setup: 'JTAG_NEXUS_TCK'
 59. Fast 1200mV 0C Model Hold: 'JTAG_NEXUS_TCK'
 60. Fast 1200mV 0C Model Hold: 'CLK_BRD'
 61. Fast 1200mV 0C Model Recovery: 'JTAG_NEXUS_TCK'
 62. Fast 1200mV 0C Model Removal: 'JTAG_NEXUS_TCK'
 63. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_BRD'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'JTAG_NEXUS_TCK'
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Output Enable Times
 70. Minimum Output Enable Times
 71. Output Disable Times
 72. Minimum Output Disable Times
 73. Fast 1200mV 0C Model Metastability Report
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Board Trace Model Assignments
 80. Input Transition Times
 81. Slow Corner Signal Integrity Metrics
 82. Fast Corner Signal Integrity Metrics
 83. Setup Transfers
 84. Hold Transfers
 85. Recovery Transfers
 86. Removal Transfers
 87. Report TCCS
 88. Report RSKM
 89. Unconstrained Paths
 90. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Web Edition ;
; Revision Name      ; MIDIKBD                                          ;
; Device Family      ; Cyclone III                                      ;
; Device Name        ; EP3C40F780C8                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Enabled                                          ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; MIDIKBD_sta.sdc ; OK     ; Sun Dec 30 21:11:40 2012 ;
+-----------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                         ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+
; Clock Name     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets            ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+
; CLK_BRD        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_BRD }        ;
; JTAG_NEXUS_TCK ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { JTAG_NEXUS_TCK } ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                   ;
+------------+-----------------+----------------+------+
; Fmax       ; Restricted Fmax ; Clock Name     ; Note ;
+------------+-----------------+----------------+------+
; 48.19 MHz  ; 48.19 MHz       ; CLK_BRD        ;      ;
; 184.88 MHz ; 184.88 MHz      ; JTAG_NEXUS_TCK ;      ;
+------------+-----------------+----------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------+
; Slow 1200mV 85C Model Setup Summary      ;
+----------------+---------+---------------+
; Clock          ; Slack   ; End Point TNS ;
+----------------+---------+---------------+
; CLK_BRD        ; -17.404 ; -23412.955    ;
; JTAG_NEXUS_TCK ; -4.409  ; -1095.708     ;
+----------------+---------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Hold Summary     ;
+----------------+-------+---------------+
; Clock          ; Slack ; End Point TNS ;
+----------------+-------+---------------+
; CLK_BRD        ; 0.450 ; 0.000         ;
; JTAG_NEXUS_TCK ; 0.450 ; 0.000         ;
+----------------+-------+---------------+


+-----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary  ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; JTAG_NEXUS_TCK ; -3.479 ; -50.131       ;
+----------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Removal Summary  ;
+----------------+-------+---------------+
; Clock          ; Slack ; End Point TNS ;
+----------------+-------+---------------+
; JTAG_NEXUS_TCK ; 1.647 ; 0.000         ;
+----------------+-------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------------+--------+-------------------------+
; Clock          ; Slack  ; End Point TNS           ;
+----------------+--------+-------------------------+
; CLK_BRD        ; -4.000 ; -3672.689               ;
; JTAG_NEXUS_TCK ; -3.000 ; -523.450                ;
+----------------+--------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_BRD'                                                                                                                                                                                                                                                                                                                          ;
+---------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                                                                     ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.404 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_0  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.033      ; 18.438     ;
; -17.315 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_0  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.039      ; 18.355     ;
; -17.187 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_23 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.035      ; 18.223     ;
; -17.167 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_16 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.401     ; 17.767     ;
; -17.098 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_23 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.041      ; 18.140     ;
; -17.078 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_16 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.395     ; 17.684     ;
; -17.067 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_24        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.427     ; 17.641     ;
; -17.036 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_0  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.025      ; 18.062     ;
; -16.997 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_21 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.035      ; 18.033     ;
; -16.995 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_1  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.025      ; 18.021     ;
; -16.973 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_24        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.408     ; 17.566     ;
; -16.908 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_21 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.041      ; 17.950     ;
; -16.906 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_1  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.031      ; 17.938     ;
; -16.887 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_24        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.413     ; 17.475     ;
; -16.846 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_24        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.112     ; 17.735     ;
; -16.834 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_8         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.426     ; 17.409     ;
; -16.819 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_23 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.027      ; 17.847     ;
; -16.799 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_16 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.409     ; 17.391     ;
; -16.798 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_24        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.587     ; 17.212     ;
; -16.783 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_1  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.017      ; 17.801     ;
; -16.780 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_16        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.433     ; 17.348     ;
; -16.778 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_24        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.417     ; 17.362     ;
; -16.746 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_24        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.395     ; 17.352     ;
; -16.740 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_20 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.053      ; 17.794     ;
; -16.740 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_8         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.407     ; 17.334     ;
; -16.739 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_0  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.057      ; 17.797     ;
; -16.727 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_11        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.433     ; 17.295     ;
; -16.715 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_22 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.025      ; 17.741     ;
; -16.699 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_1  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.049      ; 17.749     ;
; -16.686 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_17 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.025      ; 17.712     ;
; -16.686 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_16        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.414     ; 17.273     ;
; -16.667 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_25        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.426     ; 17.242     ;
; -16.666 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_26        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.426     ; 17.241     ;
; -16.666 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_23        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.426     ; 17.241     ;
; -16.666 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_27        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.426     ; 17.241     ;
; -16.664 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_28        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.426     ; 17.239     ;
; -16.662 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_18        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.426     ; 17.237     ;
; -16.654 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_8         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.412     ; 17.243     ;
; -16.651 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_20 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.059      ; 17.711     ;
; -16.650 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_29 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.413     ; 17.238     ;
; -16.645 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_23 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.059      ; 17.705     ;
; -16.633 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_11        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.414     ; 17.220     ;
; -16.631 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_3  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.024      ; 17.656     ;
; -16.629 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_21 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.027      ; 17.657     ;
; -16.626 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_22 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.031      ; 17.658     ;
; -16.623 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_22 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.017      ; 17.641     ;
; -16.621 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_26 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.092      ; 17.714     ;
; -16.621 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_17        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.426     ; 17.196     ;
; -16.620 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_31        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.426     ; 17.195     ;
; -16.620 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_6         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.426     ; 17.195     ;
; -16.619 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_19        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.426     ; 17.194     ;
; -16.617 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a1~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_0  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.034      ; 17.652     ;
; -16.615 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_24        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.419     ; 17.197     ;
; -16.613 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_8         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.111     ; 17.503     ;
; -16.600 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_0         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.429     ; 17.172     ;
; -16.600 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_16        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.419     ; 17.182     ;
; -16.597 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_1         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.429     ; 17.169     ;
; -16.597 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_17 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.031      ; 17.629     ;
; -16.587 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_1  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.036      ; 17.624     ;
; -16.573 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_25        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.407     ; 17.167     ;
; -16.572 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_26        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.407     ; 17.166     ;
; -16.572 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_23        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.407     ; 17.166     ;
; -16.572 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_27        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.407     ; 17.166     ;
; -16.570 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_28        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.407     ; 17.164     ;
; -16.568 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_29        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.433     ; 17.136     ;
; -16.568 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_18        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.407     ; 17.162     ;
; -16.567 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_13        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.433     ; 17.135     ;
; -16.566 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_30        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.433     ; 17.134     ;
; -16.565 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_14        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.433     ; 17.133     ;
; -16.565 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_8         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.586     ; 16.980     ;
; -16.562 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_12        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.433     ; 17.130     ;
; -16.562 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_0  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.041      ; 17.604     ;
; -16.561 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_29 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.407     ; 17.155     ;
; -16.559 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_16        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.118     ; 17.442     ;
; -16.557 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a1~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_1  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.026      ; 17.584     ;
; -16.553 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_0  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.340      ; 17.894     ;
; -16.547 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_11        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.419     ; 17.129     ;
; -16.545 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_8         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.416     ; 17.130     ;
; -16.542 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_3  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.030      ; 17.573     ;
; -16.539 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_22 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.049      ; 17.589     ;
; -16.536 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_0                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_24        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.110     ; 17.427     ;
; -16.532 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_26 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.098      ; 17.631     ;
; -16.531 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_21 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.059      ; 17.591     ;
; -16.527 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_17        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.407     ; 17.121     ;
; -16.526 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_31        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.407     ; 17.120     ;
; -16.526 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_6         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.407     ; 17.120     ;
; -16.525 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_19        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.407     ; 17.119     ;
; -16.524 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_9         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.433     ; 17.092     ;
; -16.523 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_22        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.433     ; 17.091     ;
; -16.517 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_30 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.092      ; 17.610     ;
; -16.516 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_10        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.433     ; 17.084     ;
; -16.516 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_21        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.433     ; 17.084     ;
; -16.516 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_7         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.433     ; 17.084     ;
; -16.516 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_2         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.434     ; 17.083     ;
; -16.515 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_4         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.434     ; 17.082     ;
; -16.513 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_8         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.394     ; 17.120     ;
; -16.513 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_1  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.332      ; 17.846     ;
; -16.512 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_3         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.434     ; 17.079     ;
; -16.511 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_20        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.434     ; 17.078     ;
; -16.511 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_16        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.593     ; 16.919     ;
+---------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'JTAG_NEXUS_TCK'                                                                                                                                                                                                                                                                                                                                                                                ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                     ; To Node                                                                                                                                                                  ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+
; -4.409 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_5__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.295      ;
; -4.409 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_14__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.295      ;
; -4.409 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_12__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.295      ;
; -4.409 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_9__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.295      ;
; -4.409 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_8__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.295      ;
; -4.409 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_10__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.295      ;
; -4.409 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_7__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.295      ;
; -4.409 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_6__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.295      ;
; -4.409 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_13__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.295      ;
; -4.409 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_3__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.295      ;
; -4.409 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_2__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.295      ;
; -4.409 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_1__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.295      ;
; -4.409 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_4__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.295      ;
; -4.409 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_15__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.295      ;
; -4.409 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_11__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.295      ;
; -4.357 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_0__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.108     ; 5.250      ;
; -4.321 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_5__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.207      ;
; -4.321 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_14__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.207      ;
; -4.321 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_12__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.207      ;
; -4.321 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_9__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.207      ;
; -4.321 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_8__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.207      ;
; -4.321 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_10__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.207      ;
; -4.321 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_7__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.207      ;
; -4.321 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_6__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.207      ;
; -4.321 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_13__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.207      ;
; -4.321 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_3__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.207      ;
; -4.321 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_2__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.207      ;
; -4.321 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_1__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.207      ;
; -4.321 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_4__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.207      ;
; -4.321 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_15__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.207      ;
; -4.321 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_11__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.207      ;
; -4.298 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_17__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.188      ;
; -4.298 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_16__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.188      ;
; -4.298 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_20__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.188      ;
; -4.298 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_26__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.188      ;
; -4.298 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_25__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.188      ;
; -4.298 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_24__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.188      ;
; -4.298 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_19__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.188      ;
; -4.298 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_18__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.188      ;
; -4.298 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_23__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.188      ;
; -4.298 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_22__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.188      ;
; -4.298 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_21__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.188      ;
; -4.298 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_29__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.188      ;
; -4.298 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_28__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.188      ;
; -4.298 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_27__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.188      ;
; -4.298 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_31__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.188      ;
; -4.298 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_30__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.188      ;
; -4.269 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_0__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.108     ; 5.162      ;
; -4.234 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_5__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.120      ;
; -4.234 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_14__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.120      ;
; -4.234 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_12__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.120      ;
; -4.234 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_9__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.120      ;
; -4.234 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_8__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.120      ;
; -4.234 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_10__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.120      ;
; -4.234 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_7__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.120      ;
; -4.234 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_6__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.120      ;
; -4.234 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_13__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.120      ;
; -4.234 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_3__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.120      ;
; -4.234 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_2__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.120      ;
; -4.234 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_1__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.120      ;
; -4.234 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_4__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.120      ;
; -4.234 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_15__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.120      ;
; -4.234 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_11__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.115     ; 5.120      ;
; -4.210 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_17__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.100      ;
; -4.210 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_16__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.100      ;
; -4.210 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_20__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.100      ;
; -4.210 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_26__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.100      ;
; -4.210 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_25__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.100      ;
; -4.210 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_24__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.100      ;
; -4.210 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_19__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.100      ;
; -4.210 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_18__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.100      ;
; -4.210 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_23__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.100      ;
; -4.210 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_22__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.100      ;
; -4.210 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_21__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.100      ;
; -4.210 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_29__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.100      ;
; -4.210 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_28__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.100      ;
; -4.210 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_27__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.100      ;
; -4.210 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_31__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.100      ;
; -4.210 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_30__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.100      ;
; -4.182 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_0__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.108     ; 5.075      ;
; -4.132 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_5__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 5.030      ;
; -4.132 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_14__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 5.030      ;
; -4.132 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_12__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 5.030      ;
; -4.132 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_9__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 5.030      ;
; -4.132 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_8__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 5.030      ;
; -4.132 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_10__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 5.030      ;
; -4.132 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_7__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 5.030      ;
; -4.132 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_6__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 5.030      ;
; -4.132 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_13__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 5.030      ;
; -4.132 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_3__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 5.030      ;
; -4.132 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_2__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 5.030      ;
; -4.132 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_1__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 5.030      ;
; -4.132 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_4__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 5.030      ;
; -4.132 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_15__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 5.030      ;
; -4.132 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_11__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 5.030      ;
; -4.123 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_17__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.013      ;
; -4.123 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_16__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.013      ;
; -4.123 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_20__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.013      ;
; -4.123 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_26__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.013      ;
; -4.123 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_25__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.111     ; 5.013      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_BRD'                                                                                                                                                                                                                                                                                   ;
+-------+---------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                           ; To Node                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_2|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_2|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_2|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_2|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_2|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_2|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_G_2|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_G_2|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_G_2|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_G_2|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_2|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_2|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_2|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_2|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_2|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_2|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_2|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_2|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_R_2|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_R_2|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_4|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_4|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_4|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_4|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_4|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_4|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_B_4|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_B_4|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_4|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_4|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_4|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_4|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_4|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_4|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_G_4|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_G_4|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_R_4|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_R_4|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_R_4|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_R_4|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_R_4|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_R_4|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[7]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[7]                                               ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_R_5|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_R_5|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_5|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_5|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_G_5|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_G_5|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_5|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_5|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_G_5|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_G_5|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_5|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_5|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_5|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_5|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_5|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_5|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_5|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_5|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_5|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_5|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|IsOffline                                                  ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|IsOffline                                                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|IsInstrumentOnline                                         ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|IsInstrumentOnline                                         ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[3]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[3]                                               ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_3|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_3|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_3|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_3|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_3|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_3|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_B_3|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_B_3|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_3|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_3|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_R_3|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_R_3|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_3|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_3|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_3|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_3|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_3|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_3|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_G_3|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_G_3|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[1]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[1]                                               ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_1|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_1|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_1|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_1|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_1|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_1|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_B_1|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_B_1|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_1|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_1|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_1|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_1|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_1|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_1|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_1|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_1|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_G_1|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_G_1|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_G_1|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_G_1|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_1|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_1|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_R_1|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_R_1|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_R_1|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_R_1|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[0]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[0]                                               ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_B_0|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_B_0|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_0|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_0|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_0|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_0|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_0|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_0|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_0|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_0|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_0|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_0|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_0|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_0|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_0|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_0|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_G_0|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_G_0|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_G_0|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_G_0|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_G_0|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_G_0|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_0|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_0|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_R_0|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_R_0|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_6|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_6|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_6|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_6|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_6|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_6|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_6|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_6|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_6|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_6|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_6|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_6|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_G_6|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_G_6|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_G_6|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_G_6|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_R_6|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_R_6|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_7|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_7|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_7|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_7|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_7|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_7|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_7|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_7|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_7|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_7|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_G_7|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_G_7|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_7|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_7|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_R_7|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_R_7|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_R_7|lpm_ff:ff1|dffs[0]                  ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_R_7|lpm_ff:ff1|dffs[0]                  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_0|lpm_ff:ff1|dffs[0] ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_0|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_1|lpm_ff:ff1|dffs[0] ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_1|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_2|lpm_ff:ff1|dffs[0] ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_2|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_3|lpm_ff:ff1|dffs[0] ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_3|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_5|lpm_ff:ff1|dffs[0] ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_5|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_6|lpm_ff:ff1|dffs[0] ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_6|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_7|lpm_ff:ff1|dffs[0] ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_7|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|PipeLineController:U_PipeLineController|DebugState[8]       ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|PipeLineController:U_PipeLineController|DebugState[8]       ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
; 0.450 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|PipeLineController:U_PipeLineController|DebugState[1]       ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|PipeLineController:U_PipeLineController|DebugState[1]       ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.084      ; 0.746      ;
+-------+---------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'JTAG_NEXUS_TCK'                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                ; To Node                                                                                                                                                                  ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+
; 0.450 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z              ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z              ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.084      ; 0.746      ;
; 0.451 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_3__Z            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_3__Z            ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_2__Z            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_2__Z            ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z              ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z              ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.746      ;
; 0.463 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_1__Z            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_1__Z            ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.758      ;
; 0.463 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z            ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.758      ;
; 0.497 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[6]                                      ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[5]                                      ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.792      ;
; 0.498 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[18]                                     ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[17]                                     ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.793      ;
; 0.498 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[23]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[23]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.793      ;
; 0.498 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[19]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[19]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.793      ;
; 0.498 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[13]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[13]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.793      ;
; 0.498 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[4]                                                ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[4]                                                ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.793      ;
; 0.499 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg[5]                                                      ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[5]                                                      ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.084      ; 0.795      ;
; 0.499 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|sh_reg_2__Z                    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|sh_reg_1__Z                    ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.794      ;
; 0.499 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|sh_reg_1__Z                    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|sh_reg_0__Z                    ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.794      ;
; 0.499 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[13]                                     ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[12]                                     ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.794      ;
; 0.499 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[1]                                      ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg_0                                       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.794      ;
; 0.499 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[29]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[29]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.794      ;
; 0.499 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[28]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[28]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.794      ;
; 0.499 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[27]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[27]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.794      ;
; 0.499 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[20]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[20]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.794      ;
; 0.499 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[18]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[18]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.794      ;
; 0.499 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[15]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[15]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.794      ;
; 0.499 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[14]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[14]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.794      ;
; 0.500 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[26]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[26]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.795      ;
; 0.500 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[24]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[24]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.795      ;
; 0.500 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[21]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[21]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.795      ;
; 0.500 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[17]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[17]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.795      ;
; 0.500 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[16]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[16]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.795      ;
; 0.500 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[1]                                                ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg_0                                                 ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.795      ;
; 0.501 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[25]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[25]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.796      ;
; 0.501 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[12]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[12]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.796      ;
; 0.502 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[22]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[22]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.797      ;
; 0.522 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg_1                                                       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[1]                                                      ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.084      ; 0.818      ;
; 0.523 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_6__Z         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_5__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.818      ;
; 0.523 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_18__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_17__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.818      ;
; 0.523 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_24__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_23__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.818      ;
; 0.523 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_30__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_29__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.818      ;
; 0.523 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_5__Z  ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_4__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.818      ;
; 0.524 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|sh_ireg_2__Z                   ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|sh_ireg_1__Z                   ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.819      ;
; 0.524 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_29__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_28__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.819      ;
; 0.524 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_17__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_16__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.082      ; 0.818      ;
; 0.524 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_13__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_12__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.082      ; 0.818      ;
; 0.524 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_1__Z         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_0__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.819      ;
; 0.524 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[28]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[28]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.819      ;
; 0.524 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_21__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_20__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.819      ;
; 0.524 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_27__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_26__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.819      ;
; 0.524 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_20__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_19__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.819      ;
; 0.524 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_11__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_10__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.819      ;
; 0.524 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_22__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_21__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.819      ;
; 0.524 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_8__Z  ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_7__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.819      ;
; 0.525 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_27__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_26__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.820      ;
; 0.525 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_26__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_25__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.820      ;
; 0.525 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_20__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_19__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.082      ; 0.819      ;
; 0.525 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_19__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_18__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.082      ; 0.819      ;
; 0.525 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_18__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_17__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.082      ; 0.819      ;
; 0.525 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_9__Z         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_8__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.820      ;
; 0.525 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.820      ;
; 0.525 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[20]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[20]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.820      ;
; 0.525 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_13__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_12__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.820      ;
; 0.525 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_17__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_16__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.820      ;
; 0.525 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_19__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_18__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.820      ;
; 0.525 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_10__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_9__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.820      ;
; 0.525 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_7__Z  ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_6__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.820      ;
; 0.525 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_2__Z  ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_1__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.820      ;
; 0.526 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_23__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_22__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.082      ; 0.820      ;
; 0.526 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_14__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_13__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.082      ; 0.820      ;
; 0.526 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_4__Z         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_3__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.821      ;
; 0.526 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[12]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[12]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.821      ;
; 0.526 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_29__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_28__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.821      ;
; 0.526 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_12__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_11__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.821      ;
; 0.527 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_24__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_23__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.082      ; 0.821      ;
; 0.527 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_21__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_20__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.082      ; 0.821      ;
; 0.545 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_TXBUFFER[6]                                                                                                  ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[6]                                          ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.189      ; 0.986      ;
; 0.552 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[3]                                                                                                    ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_3:RegisterStatus|sh_reg[3]                                                      ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.189      ; 0.993      ;
; 0.558 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[29]                                     ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[28]                                     ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.521      ; 1.291      ;
; 0.566 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[1]                                                                                                    ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_3:RegisterStatus|sh_reg[1]                                                      ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.189      ; 1.007      ;
; 0.567 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[0]                                                                                                    ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_3:RegisterStatus|sh_reg_0                                                       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.189      ; 1.008      ;
; 0.570 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[7]                                                                                                    ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_3:RegisterStatus|sh_reg[5]                                                      ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.189      ; 1.011      ;
; 0.571 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[7]                                                                                                    ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_3:RegisterStatus|sh_reg[7]                                                      ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.189      ; 1.012      ;
; 0.586 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_3__Z            ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.881      ;
; 0.590 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_TXBUFFER[2]                                                                                                  ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[2]                                          ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.189      ; 1.031      ;
; 0.591 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_TXBUFFER[3]                                                                                                  ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[3]                                          ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.189      ; 1.032      ;
; 0.592 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_TXBUFFER[4]                                                                                                  ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[4]                                          ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.189      ; 1.033      ;
; 0.593 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_TXBUFFER[7]                                                                                                  ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[7]                                          ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.189      ; 1.034      ;
; 0.593 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_TXBUFFER[5]                                                                                                  ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[5]                                          ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.189      ; 1.034      ;
; 0.595 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_TXBUFFER[1]                                                                                                  ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[1]                                          ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.189      ; 1.036      ;
; 0.595 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_TXBUFFER[0]                                                                                                  ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg_0                                           ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.189      ; 1.036      ;
; 0.600 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|IsOffline                                                                                                       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[31]                                               ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.189      ; 1.041      ;
; 0.608 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_2__Z            ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.903      ;
; 0.646 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[1]                                                      ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg_1                                                       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.084      ; 0.942      ;
; 0.647 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[19]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[19]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.942      ;
; 0.647 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[13]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[13]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.942      ;
; 0.648 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[5]                                                      ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg[5]                                                      ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.084      ; 0.944      ;
; 0.648 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[29]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[29]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.943      ;
; 0.648 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[26]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[26]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.943      ;
; 0.648 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[23]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[23]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.943      ;
; 0.648 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[18]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[18]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.943      ;
; 0.648 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[14]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[14]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.943      ;
; 0.649 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[30]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[30]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 0.944      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'JTAG_NEXUS_TCK'                                                                                                                                                                                                                                                                                                                                                                   ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                  ; To Node                                                                                                                                                           ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+
; -3.479 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.034     ; 4.426      ;
; -3.479 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.034     ; 4.426      ;
; -3.445 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.034     ; 4.392      ;
; -3.445 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.034     ; 4.392      ;
; -3.444 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.034     ; 4.391      ;
; -3.444 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.034     ; 4.391      ;
; -3.427 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.034     ; 4.374      ;
; -3.426 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.034     ; 4.373      ;
; -3.410 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.034     ; 4.357      ;
; -3.368 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.034     ; 4.315      ;
; -3.368 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.034     ; 4.315      ;
; -3.343 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.034     ; 4.290      ;
; -3.343 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.034     ; 4.290      ;
; -3.333 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.034     ; 4.280      ;
; -3.333 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.034     ; 4.280      ;
; -3.302 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.034     ; 4.249      ;
; -3.254 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.034     ; 4.201      ;
; -3.243 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.034     ; 4.190      ;
; -3.206 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.034     ; 4.153      ;
; -3.206 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.034     ; 4.153      ;
; -3.158 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.044     ; 4.095      ;
; -3.158 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.044     ; 4.095      ;
; -3.131 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.034     ; 4.078      ;
; -3.124 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.044     ; 4.061      ;
; -3.124 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.044     ; 4.061      ;
; -3.123 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.044     ; 4.060      ;
; -3.123 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.044     ; 4.060      ;
; -3.084 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.034     ; 4.031      ;
; -3.084 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.034     ; 4.031      ;
; -3.080 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.403      ; 4.464      ;
; -3.066 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 4.014      ;
; -3.047 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.044     ; 3.984      ;
; -3.047 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.044     ; 3.984      ;
; -3.046 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.403      ; 4.430      ;
; -3.045 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.403      ; 4.429      ;
; -3.032 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.980      ;
; -3.031 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.979      ;
; -3.022 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.044     ; 3.959      ;
; -3.022 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.044     ; 3.959      ;
; -3.012 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.044     ; 3.949      ;
; -3.012 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.044     ; 3.949      ;
; -2.991 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.034     ; 3.938      ;
; -2.969 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.403      ; 4.353      ;
; -2.955 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.903      ;
; -2.944 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.403      ; 4.328      ;
; -2.934 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.403      ; 4.318      ;
; -2.930 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.878      ;
; -2.920 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.868      ;
; -2.885 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.044     ; 3.822      ;
; -2.885 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.044     ; 3.822      ;
; -2.815 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.763      ;
; -2.815 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.763      ;
; -2.815 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.763      ;
; -2.815 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.763      ;
; -2.815 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.763      ;
; -2.815 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.763      ;
; -2.815 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.763      ;
; -2.815 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.763      ;
; -2.807 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.403      ; 4.191      ;
; -2.793 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.741      ;
; -2.781 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.729      ;
; -2.781 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.729      ;
; -2.781 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.729      ;
; -2.781 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.729      ;
; -2.781 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.729      ;
; -2.781 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.729      ;
; -2.781 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.729      ;
; -2.781 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.729      ;
; -2.780 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.728      ;
; -2.780 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.728      ;
; -2.780 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.728      ;
; -2.780 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.728      ;
; -2.780 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.728      ;
; -2.780 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.728      ;
; -2.780 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.728      ;
; -2.780 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.728      ;
; -2.763 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.044     ; 3.700      ;
; -2.763 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.044     ; 3.700      ;
; -2.704 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.084     ; 3.621      ;
; -2.704 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.084     ; 3.621      ;
; -2.704 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.652      ;
; -2.704 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.652      ;
; -2.704 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.652      ;
; -2.704 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.652      ;
; -2.704 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.652      ;
; -2.704 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.652      ;
; -2.704 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.652      ;
; -2.704 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.652      ;
; -2.685 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.403      ; 4.069      ;
; -2.679 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.627      ;
; -2.679 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.627      ;
; -2.679 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.627      ;
; -2.679 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.627      ;
; -2.679 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.627      ;
; -2.679 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.627      ;
; -2.679 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.627      ;
; -2.679 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.627      ;
; -2.671 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.619      ;
; -2.669 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.617      ;
; -2.669 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.033     ; 3.617      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'JTAG_NEXUS_TCK'                                                                                                                                                                                                                                                                                                                                                                   ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                  ; To Node                                                                                                                                                           ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+
; 1.647 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|reset_r                                                           ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|up_ireg_i[0]                                                             ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; -0.500       ; 0.073      ; 1.452      ;
; 1.647 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|reset_r                                                           ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|up_ireg[2]                                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; -0.500       ; 0.073      ; 1.452      ;
; 1.647 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|reset_r                                                           ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|up_ireg_0                                                                ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; -0.500       ; 0.073      ; 1.452      ;
; 1.647 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|reset_r                                                           ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|up_ireg_2                                                                ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; -0.500       ; 0.073      ; 1.452      ;
; 2.185 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.480      ;
; 2.185 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.480      ;
; 2.185 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.480      ;
; 2.185 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.480      ;
; 2.185 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.480      ;
; 2.185 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.480      ;
; 2.185 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.480      ;
; 2.185 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.480      ;
; 2.311 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.606      ;
; 2.311 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.606      ;
; 2.311 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.606      ;
; 2.311 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.606      ;
; 2.311 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.606      ;
; 2.311 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.606      ;
; 2.311 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.606      ;
; 2.311 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.606      ;
; 2.313 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.557      ; 3.082      ;
; 2.396 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.691      ;
; 2.436 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.731      ;
; 2.436 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.731      ;
; 2.436 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.731      ;
; 2.436 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.731      ;
; 2.436 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.731      ;
; 2.436 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.731      ;
; 2.436 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.731      ;
; 2.436 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.731      ;
; 2.461 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.756      ;
; 2.461 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.756      ;
; 2.461 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.756      ;
; 2.461 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.756      ;
; 2.461 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.756      ;
; 2.461 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.756      ;
; 2.461 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.756      ;
; 2.461 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.756      ;
; 2.465 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.092      ; 2.769      ;
; 2.465 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.092      ; 2.769      ;
; 2.480 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.557      ; 3.249      ;
; 2.489 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.784      ;
; 2.550 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.845      ;
; 2.552 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.847      ;
; 2.564 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.557      ; 3.333      ;
; 2.621 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.092      ; 2.925      ;
; 2.621 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.092      ; 2.925      ;
; 2.647 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.942      ;
; 2.647 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.557      ; 3.416      ;
; 2.679 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.121      ;
; 2.679 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.121      ;
; 2.679 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.121      ;
; 2.679 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.121      ;
; 2.679 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.121      ;
; 2.679 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.121      ;
; 2.679 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.121      ;
; 2.679 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.121      ;
; 2.700 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.995      ;
; 2.702 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 2.997      ;
; 2.716 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.092      ; 3.020      ;
; 2.716 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.092      ; 3.020      ;
; 2.742 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.083      ; 3.037      ;
; 2.752 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.082      ; 3.046      ;
; 2.752 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.082      ; 3.046      ;
; 2.771 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.092      ; 3.075      ;
; 2.771 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.092      ; 3.075      ;
; 2.813 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.255      ;
; 2.813 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.255      ;
; 2.813 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.255      ;
; 2.813 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.255      ;
; 2.813 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.255      ;
; 2.813 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.255      ;
; 2.813 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.255      ;
; 2.813 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.255      ;
; 2.827 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.644      ; 3.723      ;
; 2.890 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.332      ;
; 2.918 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.360      ;
; 2.918 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.360      ;
; 2.918 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.360      ;
; 2.918 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.360      ;
; 2.918 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.360      ;
; 2.918 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.360      ;
; 2.918 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.360      ;
; 2.918 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.360      ;
; 2.919 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.082      ; 3.213      ;
; 2.919 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.082      ; 3.213      ;
; 2.920 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.362      ;
; 2.920 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.362      ;
; 2.920 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.362      ;
; 2.920 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.362      ;
; 2.920 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.362      ;
; 2.920 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.362      ;
; 2.920 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.362      ;
; 2.920 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.362      ;
; 2.961 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.644      ; 3.857      ;
; 2.977 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.419      ;
; 2.977 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.419      ;
; 2.977 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.419      ;
; 2.977 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.419      ;
; 2.977 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.190      ; 3.419      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_BRD'                                                                                                                                                                                                                                              ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                                                                                                                               ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -4.000 ; 1.000        ; 5.000          ; Min Period ; CLK_BRD ; Rise       ; TSK3000A_MDU:U_MIDIKBD_OB_CPU_SubPart_MDU|MultDiv:U_MultDiv|altmult_add:RegA_Abs_0_muladd_0_31_28__Z|mult_add_rhr3:auto_generated|ded_mult_a851:ded_mult1|ded_mult_cnb1:left_mult|mac_mult2~OBSERVABLEDATAB_REGOUT0  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; CLK_BRD ; Rise       ; TSK3000A_MDU:U_MIDIKBD_OB_CPU_SubPart_MDU|MultDiv:U_MultDiv|altmult_add:RegA_Abs_0_muladd_0_31_28__Z|mult_add_rhr3:auto_generated|ded_mult_a851:ded_mult1|ded_mult_cnb1:left_mult|mac_mult2~OBSERVABLEDATAB_REGOUT1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; CLK_BRD ; Rise       ; TSK3000A_MDU:U_MIDIKBD_OB_CPU_SubPart_MDU|MultDiv:U_MultDiv|altmult_add:RegA_Abs_0_muladd_0_31_28__Z|mult_add_rhr3:auto_generated|ded_mult_a851:ded_mult1|ded_mult_cnb1:left_mult|mac_mult2~OBSERVABLEDATAB_REGOUT2  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; CLK_BRD ; Rise       ; TSK3000A_MDU:U_MIDIKBD_OB_CPU_SubPart_MDU|MultDiv:U_MultDiv|altmult_add:RegA_Abs_0_muladd_0_31_28__Z|mult_add_rhr3:auto_generated|ded_mult_a851:ded_mult1|ded_mult_cnb1:left_mult|mac_mult2~OBSERVABLEDATAB_REGOUT3  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; CLK_BRD ; Rise       ; TSK3000A_MDU:U_MIDIKBD_OB_CPU_SubPart_MDU|MultDiv:U_MultDiv|altmult_add:RegA_Abs_0_muladd_0_31_28__Z|mult_add_rhr3:auto_generated|ded_mult_a851:ded_mult1|ded_mult_gnb1:right_mult|mac_mult4~OBSERVABLEDATAB_REGOUT0 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; CLK_BRD ; Rise       ; TSK3000A_MDU:U_MIDIKBD_OB_CPU_SubPart_MDU|MultDiv:U_MultDiv|altmult_add:RegA_Abs_0_muladd_0_31_28__Z|mult_add_rhr3:auto_generated|ded_mult_a851:ded_mult1|ded_mult_gnb1:right_mult|mac_mult4~OBSERVABLEDATAB_REGOUT1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; CLK_BRD ; Rise       ; TSK3000A_MDU:U_MIDIKBD_OB_CPU_SubPart_MDU|MultDiv:U_MultDiv|altmult_add:RegA_Abs_0_muladd_0_31_28__Z|mult_add_rhr3:auto_generated|ded_mult_a851:ded_mult1|ded_mult_gnb1:right_mult|mac_mult4~OBSERVABLEDATAB_REGOUT2 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; CLK_BRD ; Rise       ; TSK3000A_MDU:U_MIDIKBD_OB_CPU_SubPart_MDU|MultDiv:U_MultDiv|altmult_add:RegA_Abs_0_muladd_0_31_28__Z|mult_add_rhr3:auto_generated|ded_mult_a851:ded_mult1|ded_mult_gnb1:right_mult|mac_mult4~OBSERVABLEDATAB_REGOUT3 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~porta_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~porta_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a2~porta_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a2~porta_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a2~portb_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a2~portb_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a2~portb_we_reg                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a0~porta_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a0~porta_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a0~portb_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a0~portb_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a0~portb_we_reg                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a1~porta_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a1~porta_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a1~portb_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a1~portb_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a1~portb_we_reg                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~porta_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~porta_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~portb_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~portb_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~portb_we_reg                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~porta_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~porta_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~porta_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~porta_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a2~porta_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a2~porta_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a2~portb_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a2~portb_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a2~portb_we_reg                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Registers_GP:U_Registers_GP|altsyncram:ram_1|altsyncram_j5g1:auto_generated|ram_block1a0~porta_address_reg0                                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Registers_GP:U_Registers_GP|altsyncram:ram_1|altsyncram_j5g1:auto_generated|ram_block1a0~porta_datain_reg0                                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Registers_GP:U_Registers_GP|altsyncram:ram_1|altsyncram_j5g1:auto_generated|ram_block1a0~porta_we_reg                                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Fall       ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Registers_GP:U_Registers_GP|altsyncram:ram_1|altsyncram_j5g1:auto_generated|ram_block1a0~portb_address_reg0                                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Registers_GP:U_Registers_GP|altsyncram:ram|altsyncram_j5g1:auto_generated|ram_block1a0~porta_address_reg0                                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Registers_GP:U_Registers_GP|altsyncram:ram|altsyncram_j5g1:auto_generated|ram_block1a0~porta_datain_reg0                                                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Registers_GP:U_Registers_GP|altsyncram:ram|altsyncram_j5g1:auto_generated|ram_block1a0~porta_we_reg                                                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Fall       ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Registers_GP:U_Registers_GP|altsyncram:ram|altsyncram_j5g1:auto_generated|ram_block1a0~portb_address_reg0                                                    ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK_BRD ; Rise       ; CLK_BRD                                                                                                                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_0|lpm_ff:ff1|dffs[0]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_1|lpm_ff:ff1|dffs[0]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_2|lpm_ff:ff1|dffs[0]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_3|lpm_ff:ff1|dffs[0]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_4|lpm_ff:ff1|dffs[0]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_5|lpm_ff:ff1|dffs[0]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_6|lpm_ff:ff1|dffs[0]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_7|lpm_ff:ff1|dffs[0]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_B_0|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_B_1|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_B_2|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_B_3|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_B_4|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_B_5|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_B_6|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_B_7|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_G_0|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_G_1|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_G_2|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_G_3|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_G_4|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_G_5|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_G_6|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_G_7|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_R_0|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_R_1|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_R_2|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_R_3|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_R_4|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_R_5|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_R_6|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_R_7|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_0|lpm_ff:ff1|dffs[0]                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_1|lpm_ff:ff1|dffs[0]                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_2|lpm_ff:ff1|dffs[0]                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_3|lpm_ff:ff1|dffs[0]                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_4|lpm_ff:ff1|dffs[0]                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_5|lpm_ff:ff1|dffs[0]                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_6|lpm_ff:ff1|dffs[0]                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_7|lpm_ff:ff1|dffs[0]                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_0|lpm_ff:ff1|dffs[0]                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_1|lpm_ff:ff1|dffs[0]                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_2|lpm_ff:ff1|dffs[0]                                                                                                                   ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'JTAG_NEXUS_TCK'                                                                                                                                                          ;
+--------+--------------+----------------+------------+----------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock          ; Clock Edge ; Target                                                                                                                           ;
+--------+--------------+----------------+------------+----------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; JTAG_NEXUS_TCK ; Rise       ; JTAG_NEXUS_TCK                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_2:RegisterAcknowledge|sh_reg[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_2:RegisterAcknowledge|sh_reg_0            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_2:RegisterAcknowledge|up_reg_0            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_2:RegisterAcknowledge|up_reg_1            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[10]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[11]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[12]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[13]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[14]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[15]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[16]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[17]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[18]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[19]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[20]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[21]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[22]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[23]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[24]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[25]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[26]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[27]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[28]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[29]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[30]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[31]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[8]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[9]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg_0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[10]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[11]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[12]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[13]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[14]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[15]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[16]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[17]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[18]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[19]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[20]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[21]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[22]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[23]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[24]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[25]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[26]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[27]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[28]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[29]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[30]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[8]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[9]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg_28        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg_0               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg_0               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg_1               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg_2               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg_3               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg_4               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg_7               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg_0   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|sh_reg[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|sh_reg[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|sh_reg[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|sh_reg[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|sh_reg[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|sh_reg[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|sh_reg[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|sh_reg_0  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|up_reg_0  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|up_reg_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|up_reg_2  ;
+--------+--------------+----------------+------------+----------------+------------+----------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+----------------+----------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+----------------+-------+-------+------------+-----------------+
; MIDI_RX        ; CLK_BRD        ; 3.675 ; 3.997 ; Rise       ; CLK_BRD         ;
; SRAM0_D[*]     ; CLK_BRD        ; 5.206 ; 5.389 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[0]    ; CLK_BRD        ; 5.206 ; 5.389 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[1]    ; CLK_BRD        ; 4.450 ; 4.578 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[2]    ; CLK_BRD        ; 4.724 ; 4.907 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[3]    ; CLK_BRD        ; 4.894 ; 5.052 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[4]    ; CLK_BRD        ; 5.081 ; 5.136 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[5]    ; CLK_BRD        ; 4.616 ; 4.705 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[6]    ; CLK_BRD        ; 4.435 ; 4.500 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[7]    ; CLK_BRD        ; 5.034 ; 5.137 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[8]    ; CLK_BRD        ; 5.106 ; 5.233 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[9]    ; CLK_BRD        ; 5.132 ; 5.240 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[10]   ; CLK_BRD        ; 4.632 ; 4.757 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[11]   ; CLK_BRD        ; 5.038 ; 5.244 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[12]   ; CLK_BRD        ; 4.382 ; 4.590 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[13]   ; CLK_BRD        ; 4.085 ; 4.193 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[14]   ; CLK_BRD        ; 4.726 ; 4.900 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[15]   ; CLK_BRD        ; 4.260 ; 4.508 ; Rise       ; CLK_BRD         ;
; SRAM1_D[*]     ; CLK_BRD        ; 5.539 ; 5.628 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[0]    ; CLK_BRD        ; 4.450 ; 4.552 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[1]    ; CLK_BRD        ; 3.933 ; 4.097 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[2]    ; CLK_BRD        ; 4.829 ; 5.048 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[3]    ; CLK_BRD        ; 4.945 ; 5.095 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[4]    ; CLK_BRD        ; 4.918 ; 5.048 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[5]    ; CLK_BRD        ; 4.345 ; 4.487 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[6]    ; CLK_BRD        ; 5.254 ; 5.346 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[7]    ; CLK_BRD        ; 5.539 ; 5.628 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[8]    ; CLK_BRD        ; 5.289 ; 5.416 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[9]    ; CLK_BRD        ; 4.875 ; 5.011 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[10]   ; CLK_BRD        ; 4.785 ; 4.928 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[11]   ; CLK_BRD        ; 5.202 ; 5.299 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[12]   ; CLK_BRD        ; 4.679 ; 4.840 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[13]   ; CLK_BRD        ; 4.520 ; 4.645 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[14]   ; CLK_BRD        ; 4.810 ; 4.936 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[15]   ; CLK_BRD        ; 4.764 ; 4.919 ; Rise       ; CLK_BRD         ;
; SW_USER0       ; CLK_BRD        ; 4.963 ; 5.334 ; Rise       ; CLK_BRD         ;
; SW_USER1       ; CLK_BRD        ; 4.015 ; 4.122 ; Rise       ; CLK_BRD         ;
; SW_USER2       ; CLK_BRD        ; 4.616 ; 4.851 ; Rise       ; CLK_BRD         ;
; SW_USER3       ; CLK_BRD        ; 4.804 ; 5.004 ; Rise       ; CLK_BRD         ;
; SW_USER4       ; CLK_BRD        ; 4.363 ; 4.615 ; Rise       ; CLK_BRD         ;
; TEST_BUTTON    ; CLK_BRD        ; 6.378 ; 6.453 ; Rise       ; CLK_BRD         ;
; JTAG_NEXUS_TDI ; JTAG_NEXUS_TCK ; 4.255 ; 4.548 ; Rise       ; JTAG_NEXUS_TCK  ;
; JTAG_NEXUS_TMS ; JTAG_NEXUS_TCK ; 3.619 ; 3.929 ; Rise       ; JTAG_NEXUS_TCK  ;
+----------------+----------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+----------------+----------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+----------------+--------+--------+------------+-----------------+
; MIDI_RX        ; CLK_BRD        ; -3.116 ; -3.413 ; Rise       ; CLK_BRD         ;
; SRAM0_D[*]     ; CLK_BRD        ; -2.179 ; -2.389 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[0]    ; CLK_BRD        ; -2.404 ; -2.713 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[1]    ; CLK_BRD        ; -2.911 ; -3.114 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[2]    ; CLK_BRD        ; -2.505 ; -2.764 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[3]    ; CLK_BRD        ; -2.392 ; -2.707 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[4]    ; CLK_BRD        ; -3.771 ; -3.894 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[5]    ; CLK_BRD        ; -3.623 ; -3.702 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[6]    ; CLK_BRD        ; -2.236 ; -2.389 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[7]    ; CLK_BRD        ; -2.496 ; -2.720 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[8]    ; CLK_BRD        ; -2.640 ; -2.878 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[9]    ; CLK_BRD        ; -4.399 ; -4.451 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[10]   ; CLK_BRD        ; -2.536 ; -2.735 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[11]   ; CLK_BRD        ; -2.807 ; -3.088 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[12]   ; CLK_BRD        ; -2.203 ; -2.491 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[13]   ; CLK_BRD        ; -3.040 ; -3.179 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[14]   ; CLK_BRD        ; -2.579 ; -2.826 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[15]   ; CLK_BRD        ; -2.179 ; -2.486 ; Rise       ; CLK_BRD         ;
; SRAM1_D[*]     ; CLK_BRD        ; -2.047 ; -2.280 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[0]    ; CLK_BRD        ; -2.047 ; -2.280 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[1]    ; CLK_BRD        ; -2.796 ; -3.029 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[2]    ; CLK_BRD        ; -2.255 ; -2.563 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[3]    ; CLK_BRD        ; -2.428 ; -2.702 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[4]    ; CLK_BRD        ; -2.782 ; -2.990 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[5]    ; CLK_BRD        ; -3.145 ; -3.407 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[6]    ; CLK_BRD        ; -2.979 ; -3.145 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[7]    ; CLK_BRD        ; -2.657 ; -2.909 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[8]    ; CLK_BRD        ; -2.573 ; -2.826 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[9]    ; CLK_BRD        ; -2.747 ; -3.000 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[10]   ; CLK_BRD        ; -2.629 ; -2.858 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[11]   ; CLK_BRD        ; -2.692 ; -2.927 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[12]   ; CLK_BRD        ; -2.699 ; -3.014 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[13]   ; CLK_BRD        ; -2.408 ; -2.650 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[14]   ; CLK_BRD        ; -2.425 ; -2.708 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[15]   ; CLK_BRD        ; -2.601 ; -2.832 ; Rise       ; CLK_BRD         ;
; SW_USER0       ; CLK_BRD        ; -4.233 ; -4.617 ; Rise       ; CLK_BRD         ;
; SW_USER1       ; CLK_BRD        ; -3.323 ; -3.428 ; Rise       ; CLK_BRD         ;
; SW_USER2       ; CLK_BRD        ; -3.980 ; -4.222 ; Rise       ; CLK_BRD         ;
; SW_USER3       ; CLK_BRD        ; -4.075 ; -4.311 ; Rise       ; CLK_BRD         ;
; SW_USER4       ; CLK_BRD        ; -3.681 ; -3.957 ; Rise       ; CLK_BRD         ;
; TEST_BUTTON    ; CLK_BRD        ; -1.545 ; -1.738 ; Rise       ; CLK_BRD         ;
; JTAG_NEXUS_TDI ; JTAG_NEXUS_TCK ; -2.125 ; -2.396 ; Rise       ; JTAG_NEXUS_TCK  ;
; JTAG_NEXUS_TMS ; JTAG_NEXUS_TCK ; -2.205 ; -2.488 ; Rise       ; JTAG_NEXUS_TCK  ;
+----------------+----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------+----------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+----------------+--------+--------+------------+-----------------+
; HA[*]          ; CLK_BRD        ; 10.993 ; 10.710 ; Rise       ; CLK_BRD         ;
;  HA[12]        ; CLK_BRD        ; 10.758 ; 10.580 ; Rise       ; CLK_BRD         ;
;  HA[13]        ; CLK_BRD        ; 9.851  ; 9.701  ; Rise       ; CLK_BRD         ;
;  HA[14]        ; CLK_BRD        ; 9.822  ; 9.593  ; Rise       ; CLK_BRD         ;
;  HA[15]        ; CLK_BRD        ; 8.633  ; 8.581  ; Rise       ; CLK_BRD         ;
;  HA[16]        ; CLK_BRD        ; 10.993 ; 10.710 ; Rise       ; CLK_BRD         ;
;  HA[17]        ; CLK_BRD        ; 10.550 ; 10.057 ; Rise       ; CLK_BRD         ;
;  HA[18]        ; CLK_BRD        ; 9.624  ; 9.718  ; Rise       ; CLK_BRD         ;
;  HA[19]        ; CLK_BRD        ; 8.767  ; 8.795  ; Rise       ; CLK_BRD         ;
; LED_B[*]       ; CLK_BRD        ; 10.025 ; 10.029 ; Rise       ; CLK_BRD         ;
;  LED_B[0]      ; CLK_BRD        ; 8.063  ; 7.971  ; Rise       ; CLK_BRD         ;
;  LED_B[1]      ; CLK_BRD        ; 8.814  ; 8.550  ; Rise       ; CLK_BRD         ;
;  LED_B[2]      ; CLK_BRD        ; 10.025 ; 10.029 ; Rise       ; CLK_BRD         ;
;  LED_B[3]      ; CLK_BRD        ; 9.019  ; 8.695  ; Rise       ; CLK_BRD         ;
;  LED_B[4]      ; CLK_BRD        ; 9.345  ; 9.064  ; Rise       ; CLK_BRD         ;
;  LED_B[5]      ; CLK_BRD        ; 8.724  ; 8.595  ; Rise       ; CLK_BRD         ;
;  LED_B[6]      ; CLK_BRD        ; 9.592  ; 9.189  ; Rise       ; CLK_BRD         ;
;  LED_B[7]      ; CLK_BRD        ; 8.681  ; 8.488  ; Rise       ; CLK_BRD         ;
; LED_G[*]       ; CLK_BRD        ; 10.222 ; 10.079 ; Rise       ; CLK_BRD         ;
;  LED_G[0]      ; CLK_BRD        ; 8.831  ; 8.724  ; Rise       ; CLK_BRD         ;
;  LED_G[1]      ; CLK_BRD        ; 8.622  ; 8.539  ; Rise       ; CLK_BRD         ;
;  LED_G[2]      ; CLK_BRD        ; 10.222 ; 10.079 ; Rise       ; CLK_BRD         ;
;  LED_G[3]      ; CLK_BRD        ; 9.374  ; 9.146  ; Rise       ; CLK_BRD         ;
;  LED_G[4]      ; CLK_BRD        ; 9.645  ; 9.348  ; Rise       ; CLK_BRD         ;
;  LED_G[5]      ; CLK_BRD        ; 7.870  ; 7.745  ; Rise       ; CLK_BRD         ;
;  LED_G[6]      ; CLK_BRD        ; 9.487  ; 9.168  ; Rise       ; CLK_BRD         ;
;  LED_G[7]      ; CLK_BRD        ; 9.596  ; 9.199  ; Rise       ; CLK_BRD         ;
; LED_R[*]       ; CLK_BRD        ; 10.205 ; 9.943  ; Rise       ; CLK_BRD         ;
;  LED_R[0]      ; CLK_BRD        ; 8.294  ; 8.105  ; Rise       ; CLK_BRD         ;
;  LED_R[1]      ; CLK_BRD        ; 8.641  ; 8.420  ; Rise       ; CLK_BRD         ;
;  LED_R[2]      ; CLK_BRD        ; 8.100  ; 7.890  ; Rise       ; CLK_BRD         ;
;  LED_R[3]      ; CLK_BRD        ; 8.775  ; 8.677  ; Rise       ; CLK_BRD         ;
;  LED_R[4]      ; CLK_BRD        ; 7.953  ; 7.909  ; Rise       ; CLK_BRD         ;
;  LED_R[5]      ; CLK_BRD        ; 10.148 ; 9.943  ; Rise       ; CLK_BRD         ;
;  LED_R[6]      ; CLK_BRD        ; 10.205 ; 9.784  ; Rise       ; CLK_BRD         ;
;  LED_R[7]      ; CLK_BRD        ; 8.572  ; 8.392  ; Rise       ; CLK_BRD         ;
; MIDI_TX        ; CLK_BRD        ; 9.930  ; 9.684  ; Rise       ; CLK_BRD         ;
; SRAM0_A[*]     ; CLK_BRD        ; 19.493 ; 19.517 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[0]    ; CLK_BRD        ; 18.133 ; 17.796 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[1]    ; CLK_BRD        ; 17.679 ; 17.210 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[2]    ; CLK_BRD        ; 16.602 ; 16.397 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[3]    ; CLK_BRD        ; 17.730 ; 17.381 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[4]    ; CLK_BRD        ; 17.642 ; 17.260 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[5]    ; CLK_BRD        ; 18.671 ; 18.374 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[6]    ; CLK_BRD        ; 18.072 ; 17.868 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[7]    ; CLK_BRD        ; 19.493 ; 19.517 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[8]    ; CLK_BRD        ; 17.183 ; 17.035 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[9]    ; CLK_BRD        ; 19.266 ; 19.048 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[10]   ; CLK_BRD        ; 18.486 ; 18.297 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[11]   ; CLK_BRD        ; 17.873 ; 17.711 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[12]   ; CLK_BRD        ; 17.449 ; 17.185 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[13]   ; CLK_BRD        ; 16.530 ; 16.440 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[14]   ; CLK_BRD        ; 19.097 ; 18.860 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[15]   ; CLK_BRD        ; 17.586 ; 17.376 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[16]   ; CLK_BRD        ; 16.866 ; 16.692 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[17]   ; CLK_BRD        ; 17.055 ; 16.912 ; Rise       ; CLK_BRD         ;
; SRAM0_D[*]     ; CLK_BRD        ; 10.766 ; 10.406 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[0]    ; CLK_BRD        ; 7.493  ; 7.346  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[1]    ; CLK_BRD        ; 8.875  ; 8.522  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[2]    ; CLK_BRD        ; 8.963  ; 8.794  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[3]    ; CLK_BRD        ; 7.363  ; 7.157  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[4]    ; CLK_BRD        ; 8.909  ; 8.595  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[5]    ; CLK_BRD        ; 8.781  ; 8.407  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[6]    ; CLK_BRD        ; 10.766 ; 10.406 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[7]    ; CLK_BRD        ; 7.834  ; 7.657  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[8]    ; CLK_BRD        ; 7.704  ; 7.614  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[9]    ; CLK_BRD        ; 8.104  ; 7.956  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[10]   ; CLK_BRD        ; 8.942  ; 8.666  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[11]   ; CLK_BRD        ; 8.297  ; 8.099  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[12]   ; CLK_BRD        ; 8.299  ; 8.146  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[13]   ; CLK_BRD        ; 7.813  ; 7.598  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[14]   ; CLK_BRD        ; 8.043  ; 7.807  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[15]   ; CLK_BRD        ; 7.435  ; 7.343  ; Rise       ; CLK_BRD         ;
; SRAM0_E        ; CLK_BRD        ; 23.387 ; 22.568 ; Rise       ; CLK_BRD         ;
; SRAM0_LB       ; CLK_BRD        ; 21.862 ; 21.636 ; Rise       ; CLK_BRD         ;
; SRAM0_OE       ; CLK_BRD        ; 21.162 ; 21.012 ; Rise       ; CLK_BRD         ;
; SRAM0_UB       ; CLK_BRD        ; 21.657 ; 21.475 ; Rise       ; CLK_BRD         ;
; SRAM0_W        ; CLK_BRD        ; 8.232  ; 8.378  ; Rise       ; CLK_BRD         ;
; SRAM1_A[*]     ; CLK_BRD        ; 18.856 ; 18.662 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[0]    ; CLK_BRD        ; 16.842 ; 16.620 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[1]    ; CLK_BRD        ; 18.856 ; 18.651 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[2]    ; CLK_BRD        ; 16.960 ; 16.698 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[3]    ; CLK_BRD        ; 17.216 ; 16.939 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[4]    ; CLK_BRD        ; 17.668 ; 17.332 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[5]    ; CLK_BRD        ; 17.863 ; 17.626 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[6]    ; CLK_BRD        ; 18.706 ; 18.662 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[7]    ; CLK_BRD        ; 18.341 ; 18.150 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[8]    ; CLK_BRD        ; 16.611 ; 16.532 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[9]    ; CLK_BRD        ; 18.281 ; 17.989 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[10]   ; CLK_BRD        ; 18.512 ; 18.320 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[11]   ; CLK_BRD        ; 17.843 ; 17.682 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[12]   ; CLK_BRD        ; 18.846 ; 18.415 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[13]   ; CLK_BRD        ; 18.597 ; 18.573 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[14]   ; CLK_BRD        ; 17.555 ; 17.202 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[15]   ; CLK_BRD        ; 16.808 ; 16.612 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[16]   ; CLK_BRD        ; 16.725 ; 16.475 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[17]   ; CLK_BRD        ; 16.506 ; 16.279 ; Rise       ; CLK_BRD         ;
; SRAM1_D[*]     ; CLK_BRD        ; 10.099 ; 9.836  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[0]    ; CLK_BRD        ; 8.255  ; 7.966  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[1]    ; CLK_BRD        ; 8.650  ; 8.306  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[2]    ; CLK_BRD        ; 8.678  ; 8.405  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[3]    ; CLK_BRD        ; 7.958  ; 7.708  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[4]    ; CLK_BRD        ; 8.675  ; 8.333  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[5]    ; CLK_BRD        ; 8.913  ; 8.613  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[6]    ; CLK_BRD        ; 8.315  ; 8.148  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[7]    ; CLK_BRD        ; 10.099 ; 9.836  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[8]    ; CLK_BRD        ; 8.317  ; 8.112  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[9]    ; CLK_BRD        ; 8.567  ; 8.318  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[10]   ; CLK_BRD        ; 9.017  ; 8.666  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[11]   ; CLK_BRD        ; 7.966  ; 7.726  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[12]   ; CLK_BRD        ; 7.712  ; 7.499  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[13]   ; CLK_BRD        ; 8.653  ; 8.326  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[14]   ; CLK_BRD        ; 8.198  ; 8.007  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[15]   ; CLK_BRD        ; 8.550  ; 8.181  ; Rise       ; CLK_BRD         ;
; SRAM1_E        ; CLK_BRD        ; 24.135 ; 23.336 ; Rise       ; CLK_BRD         ;
; SRAM1_LB       ; CLK_BRD        ; 22.205 ; 21.942 ; Rise       ; CLK_BRD         ;
; SRAM1_OE       ; CLK_BRD        ; 21.179 ; 20.983 ; Rise       ; CLK_BRD         ;
; SRAM1_UB       ; CLK_BRD        ; 21.666 ; 21.547 ; Rise       ; CLK_BRD         ;
; SRAM1_W        ; CLK_BRD        ; 10.033 ; 10.074 ; Rise       ; CLK_BRD         ;
; JTAG_NEXUS_TDO ; JTAG_NEXUS_TCK ; 14.398 ; 14.247 ; Rise       ; JTAG_NEXUS_TCK  ;
+----------------+----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------+----------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+----------------+--------+--------+------------+-----------------+
; HA[*]          ; CLK_BRD        ; 8.419  ; 8.368  ; Rise       ; CLK_BRD         ;
;  HA[12]        ; CLK_BRD        ; 10.458 ; 10.286 ; Rise       ; CLK_BRD         ;
;  HA[13]        ; CLK_BRD        ; 9.587  ; 9.441  ; Rise       ; CLK_BRD         ;
;  HA[14]        ; CLK_BRD        ; 9.561  ; 9.340  ; Rise       ; CLK_BRD         ;
;  HA[15]        ; CLK_BRD        ; 8.419  ; 8.368  ; Rise       ; CLK_BRD         ;
;  HA[16]        ; CLK_BRD        ; 10.683 ; 10.410 ; Rise       ; CLK_BRD         ;
;  HA[17]        ; CLK_BRD        ; 10.254 ; 9.779  ; Rise       ; CLK_BRD         ;
;  HA[18]        ; CLK_BRD        ; 9.424  ; 9.518  ; Rise       ; CLK_BRD         ;
;  HA[19]        ; CLK_BRD        ; 8.548  ; 8.573  ; Rise       ; CLK_BRD         ;
; LED_B[*]       ; CLK_BRD        ; 7.873  ; 7.783  ; Rise       ; CLK_BRD         ;
;  LED_B[0]      ; CLK_BRD        ; 7.873  ; 7.783  ; Rise       ; CLK_BRD         ;
;  LED_B[1]      ; CLK_BRD        ; 8.593  ; 8.338  ; Rise       ; CLK_BRD         ;
;  LED_B[2]      ; CLK_BRD        ; 9.804  ; 9.811  ; Rise       ; CLK_BRD         ;
;  LED_B[3]      ; CLK_BRD        ; 8.785  ; 8.472  ; Rise       ; CLK_BRD         ;
;  LED_B[4]      ; CLK_BRD        ; 9.094  ; 8.821  ; Rise       ; CLK_BRD         ;
;  LED_B[5]      ; CLK_BRD        ; 8.498  ; 8.371  ; Rise       ; CLK_BRD         ;
;  LED_B[6]      ; CLK_BRD        ; 9.341  ; 8.952  ; Rise       ; CLK_BRD         ;
;  LED_B[7]      ; CLK_BRD        ; 8.467  ; 8.279  ; Rise       ; CLK_BRD         ;
; LED_G[*]       ; CLK_BRD        ; 7.679  ; 7.557  ; Rise       ; CLK_BRD         ;
;  LED_G[0]      ; CLK_BRD        ; 8.609  ; 8.505  ; Rise       ; CLK_BRD         ;
;  LED_G[1]      ; CLK_BRD        ; 8.408  ; 8.327  ; Rise       ; CLK_BRD         ;
;  LED_G[2]      ; CLK_BRD        ; 9.999  ; 9.864  ; Rise       ; CLK_BRD         ;
;  LED_G[3]      ; CLK_BRD        ; 9.131  ; 8.911  ; Rise       ; CLK_BRD         ;
;  LED_G[4]      ; CLK_BRD        ; 9.382  ; 9.093  ; Rise       ; CLK_BRD         ;
;  LED_G[5]      ; CLK_BRD        ; 7.679  ; 7.557  ; Rise       ; CLK_BRD         ;
;  LED_G[6]      ; CLK_BRD        ; 9.239  ; 8.931  ; Rise       ; CLK_BRD         ;
;  LED_G[7]      ; CLK_BRD        ; 9.344  ; 8.961  ; Rise       ; CLK_BRD         ;
; LED_R[*]       ; CLK_BRD        ; 7.758  ; 7.705  ; Rise       ; CLK_BRD         ;
;  LED_R[0]      ; CLK_BRD        ; 8.093  ; 7.910  ; Rise       ; CLK_BRD         ;
;  LED_R[1]      ; CLK_BRD        ; 8.427  ; 8.213  ; Rise       ; CLK_BRD         ;
;  LED_R[2]      ; CLK_BRD        ; 7.909  ; 7.705  ; Rise       ; CLK_BRD         ;
;  LED_R[3]      ; CLK_BRD        ; 8.555  ; 8.460  ; Rise       ; CLK_BRD         ;
;  LED_R[4]      ; CLK_BRD        ; 7.758  ; 7.713  ; Rise       ; CLK_BRD         ;
;  LED_R[5]      ; CLK_BRD        ; 9.866  ; 9.666  ; Rise       ; CLK_BRD         ;
;  LED_R[6]      ; CLK_BRD        ; 9.924  ; 9.517  ; Rise       ; CLK_BRD         ;
;  LED_R[7]      ; CLK_BRD        ; 8.360  ; 8.186  ; Rise       ; CLK_BRD         ;
; MIDI_TX        ; CLK_BRD        ; 9.657  ; 9.418  ; Rise       ; CLK_BRD         ;
; SRAM0_A[*]     ; CLK_BRD        ; 8.393  ; 8.146  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[0]    ; CLK_BRD        ; 10.101 ; 9.663  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[1]    ; CLK_BRD        ; 9.216  ; 8.764  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[2]    ; CLK_BRD        ; 8.412  ; 8.146  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[3]    ; CLK_BRD        ; 9.776  ; 9.260  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[4]    ; CLK_BRD        ; 9.040  ; 8.744  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[5]    ; CLK_BRD        ; 10.624 ; 10.105 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[6]    ; CLK_BRD        ; 9.690  ; 9.437  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[7]    ; CLK_BRD        ; 10.577 ; 10.515 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[8]    ; CLK_BRD        ; 8.997  ; 8.786  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[9]    ; CLK_BRD        ; 10.764 ; 10.607 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[10]   ; CLK_BRD        ; 9.506  ; 9.288  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[11]   ; CLK_BRD        ; 9.072  ; 8.846  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[12]   ; CLK_BRD        ; 9.516  ; 9.137  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[13]   ; CLK_BRD        ; 8.393  ; 8.188  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[14]   ; CLK_BRD        ; 12.041 ; 11.716 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[15]   ; CLK_BRD        ; 9.003  ; 8.723  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[16]   ; CLK_BRD        ; 8.568  ; 8.339  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[17]   ; CLK_BRD        ; 9.560  ; 9.323  ; Rise       ; CLK_BRD         ;
; SRAM0_D[*]     ; CLK_BRD        ; 7.192  ; 6.991  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[0]    ; CLK_BRD        ; 7.317  ; 7.173  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[1]    ; CLK_BRD        ; 8.644  ; 8.302  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[2]    ; CLK_BRD        ; 8.729  ; 8.564  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[3]    ; CLK_BRD        ; 7.192  ; 6.991  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[4]    ; CLK_BRD        ; 8.685  ; 8.382  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[5]    ; CLK_BRD        ; 8.561  ; 8.200  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[6]    ; CLK_BRD        ; 10.467 ; 10.120 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[7]    ; CLK_BRD        ; 7.651  ; 7.480  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[8]    ; CLK_BRD        ; 7.527  ; 7.439  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[9]    ; CLK_BRD        ; 7.913  ; 7.769  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[10]   ; CLK_BRD        ; 8.717  ; 8.450  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[11]   ; CLK_BRD        ; 8.098  ; 7.906  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[12]   ; CLK_BRD        ; 8.090  ; 7.941  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[13]   ; CLK_BRD        ; 7.625  ; 7.416  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[14]   ; CLK_BRD        ; 7.846  ; 7.617  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[15]   ; CLK_BRD        ; 7.261  ; 7.169  ; Rise       ; CLK_BRD         ;
; SRAM0_E        ; CLK_BRD        ; 10.024 ; 9.672  ; Rise       ; CLK_BRD         ;
; SRAM0_LB       ; CLK_BRD        ; 9.599  ; 9.331  ; Rise       ; CLK_BRD         ;
; SRAM0_OE       ; CLK_BRD        ; 9.611  ; 9.325  ; Rise       ; CLK_BRD         ;
; SRAM0_UB       ; CLK_BRD        ; 9.167  ; 8.915  ; Rise       ; CLK_BRD         ;
; SRAM0_W        ; CLK_BRD        ; 8.032  ; 8.173  ; Rise       ; CLK_BRD         ;
; SRAM1_A[*]     ; CLK_BRD        ; 8.255  ; 7.989  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[0]    ; CLK_BRD        ; 8.863  ; 8.535  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[1]    ; CLK_BRD        ; 10.404 ; 10.211 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[2]    ; CLK_BRD        ; 8.757  ; 8.436  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[3]    ; CLK_BRD        ; 9.283  ; 8.836  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[4]    ; CLK_BRD        ; 9.064  ; 8.810  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[5]    ; CLK_BRD        ; 9.848  ; 9.387  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[6]    ; CLK_BRD        ; 10.353 ; 10.259 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[7]    ; CLK_BRD        ; 9.416  ; 9.142  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[8]    ; CLK_BRD        ; 8.448  ; 8.304  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[9]    ; CLK_BRD        ; 9.820  ; 9.593  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[10]   ; CLK_BRD        ; 9.532  ; 9.311  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[11]   ; CLK_BRD        ; 9.044  ; 8.818  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[12]   ; CLK_BRD        ; 10.857 ; 10.318 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[13]   ; CLK_BRD        ; 10.431 ; 10.294 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[14]   ; CLK_BRD        ; 10.506 ; 10.065 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[15]   ; CLK_BRD        ; 8.255  ; 7.989  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[16]   ; CLK_BRD        ; 8.433  ; 8.131  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[17]   ; CLK_BRD        ; 9.033  ; 8.716  ; Rise       ; CLK_BRD         ;
; SRAM1_D[*]     ; CLK_BRD        ; 7.528  ; 7.320  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[0]    ; CLK_BRD        ; 8.047  ; 7.766  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[1]    ; CLK_BRD        ; 8.426  ; 8.093  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[2]    ; CLK_BRD        ; 8.455  ; 8.190  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[3]    ; CLK_BRD        ; 7.762  ; 7.519  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[4]    ; CLK_BRD        ; 8.451  ; 8.119  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[5]    ; CLK_BRD        ; 8.687  ; 8.397  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[6]    ; CLK_BRD        ; 8.114  ; 7.952  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[7]    ; CLK_BRD        ; 9.827  ; 9.574  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[8]    ; CLK_BRD        ; 8.117  ; 7.918  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[9]    ; CLK_BRD        ; 8.353  ; 8.112  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[10]   ; CLK_BRD        ; 8.789  ; 8.450  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[11]   ; CLK_BRD        ; 7.780  ; 7.548  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[12]   ; CLK_BRD        ; 7.528  ; 7.320  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[13]   ; CLK_BRD        ; 8.431  ; 8.114  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[14]   ; CLK_BRD        ; 7.995  ; 7.809  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[15]   ; CLK_BRD        ; 8.332  ; 7.975  ; Rise       ; CLK_BRD         ;
; SRAM1_E        ; CLK_BRD        ; 10.723 ; 10.382 ; Rise       ; CLK_BRD         ;
; SRAM1_LB       ; CLK_BRD        ; 9.710  ; 9.388  ; Rise       ; CLK_BRD         ;
; SRAM1_OE       ; CLK_BRD        ; 9.629  ; 9.298  ; Rise       ; CLK_BRD         ;
; SRAM1_UB       ; CLK_BRD        ; 9.173  ; 8.985  ; Rise       ; CLK_BRD         ;
; SRAM1_W        ; CLK_BRD        ; 9.819  ; 9.855  ; Rise       ; CLK_BRD         ;
; JTAG_NEXUS_TDO ; JTAG_NEXUS_TCK ; 9.069  ; 8.879  ; Rise       ; JTAG_NEXUS_TCK  ;
+----------------+----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SRAM0_D[*]   ; CLK_BRD    ; 20.611 ; 20.611 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[0]  ; CLK_BRD    ; 21.299 ; 21.299 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[1]  ; CLK_BRD    ; 22.753 ; 22.753 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[2]  ; CLK_BRD    ; 21.939 ; 21.939 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[3]  ; CLK_BRD    ; 21.236 ; 21.236 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[4]  ; CLK_BRD    ; 22.511 ; 22.511 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[5]  ; CLK_BRD    ; 23.193 ; 23.193 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[6]  ; CLK_BRD    ; 24.468 ; 24.468 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[7]  ; CLK_BRD    ; 23.655 ; 23.655 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[8]  ; CLK_BRD    ; 23.673 ; 23.673 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[9]  ; CLK_BRD    ; 23.262 ; 23.262 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[10] ; CLK_BRD    ; 22.511 ; 22.511 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[11] ; CLK_BRD    ; 23.245 ; 23.245 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[12] ; CLK_BRD    ; 23.142 ; 23.142 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[13] ; CLK_BRD    ; 20.611 ; 20.611 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[14] ; CLK_BRD    ; 21.583 ; 21.583 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[15] ; CLK_BRD    ; 21.563 ; 21.563 ; Rise       ; CLK_BRD         ;
; SRAM1_D[*]   ; CLK_BRD    ; 20.601 ; 20.601 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[0]  ; CLK_BRD    ; 20.870 ; 20.870 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[1]  ; CLK_BRD    ; 22.733 ; 22.733 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[2]  ; CLK_BRD    ; 21.796 ; 21.796 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[3]  ; CLK_BRD    ; 21.746 ; 21.746 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[4]  ; CLK_BRD    ; 22.733 ; 22.733 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[5]  ; CLK_BRD    ; 23.194 ; 23.194 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[6]  ; CLK_BRD    ; 23.223 ; 23.223 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[7]  ; CLK_BRD    ; 23.846 ; 23.846 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[8]  ; CLK_BRD    ; 23.252 ; 23.252 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[9]  ; CLK_BRD    ; 23.223 ; 23.223 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[10] ; CLK_BRD    ; 23.235 ; 23.235 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[11] ; CLK_BRD    ; 24.100 ; 24.100 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[12] ; CLK_BRD    ; 20.601 ; 20.601 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[13] ; CLK_BRD    ; 21.857 ; 21.857 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[14] ; CLK_BRD    ; 21.867 ; 21.867 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[15] ; CLK_BRD    ; 21.776 ; 21.776 ; Rise       ; CLK_BRD         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SRAM0_D[*]   ; CLK_BRD    ; 8.533  ; 8.599  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[0]  ; CLK_BRD    ; 9.192  ; 9.258  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[1]  ; CLK_BRD    ; 10.587 ; 10.653 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[2]  ; CLK_BRD    ; 9.807  ; 9.873  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[3]  ; CLK_BRD    ; 9.131  ; 9.197  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[4]  ; CLK_BRD    ; 10.367 ; 10.427 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[5]  ; CLK_BRD    ; 11.020 ; 11.080 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[6]  ; CLK_BRD    ; 12.246 ; 12.306 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[7]  ; CLK_BRD    ; 11.464 ; 11.524 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[8]  ; CLK_BRD    ; 11.481 ; 11.541 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[9]  ; CLK_BRD    ; 11.088 ; 11.148 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[10] ; CLK_BRD    ; 10.367 ; 10.427 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[11] ; CLK_BRD    ; 11.072 ; 11.132 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[12] ; CLK_BRD    ; 10.961 ; 11.027 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[13] ; CLK_BRD    ; 8.533  ; 8.599  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[14] ; CLK_BRD    ; 9.465  ; 9.531  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[15] ; CLK_BRD    ; 9.445  ; 9.511  ; Rise       ; CLK_BRD         ;
; SRAM1_D[*]   ; CLK_BRD    ; 8.523  ; 8.589  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[0]  ; CLK_BRD    ; 8.779  ; 8.845  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[1]  ; CLK_BRD    ; 10.567 ; 10.633 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[2]  ; CLK_BRD    ; 9.670  ; 9.736  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[3]  ; CLK_BRD    ; 9.620  ; 9.686  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[4]  ; CLK_BRD    ; 10.567 ; 10.633 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[5]  ; CLK_BRD    ; 11.021 ; 11.081 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[6]  ; CLK_BRD    ; 11.050 ; 11.110 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[7]  ; CLK_BRD    ; 11.650 ; 11.710 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[8]  ; CLK_BRD    ; 11.078 ; 11.138 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[9]  ; CLK_BRD    ; 11.050 ; 11.110 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[10] ; CLK_BRD    ; 11.062 ; 11.122 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[11] ; CLK_BRD    ; 11.893 ; 11.953 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[12] ; CLK_BRD    ; 8.523  ; 8.589  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[13] ; CLK_BRD    ; 9.729  ; 9.795  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[14] ; CLK_BRD    ; 9.739  ; 9.805  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[15] ; CLK_BRD    ; 9.649  ; 9.715  ; Rise       ; CLK_BRD         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM0_D[*]   ; CLK_BRD    ; 20.440    ; 20.577    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[0]  ; CLK_BRD    ; 21.037    ; 21.174    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[1]  ; CLK_BRD    ; 22.267    ; 22.404    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[2]  ; CLK_BRD    ; 21.609    ; 21.746    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[3]  ; CLK_BRD    ; 20.971    ; 21.108    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[4]  ; CLK_BRD    ; 22.093    ; 22.224    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[5]  ; CLK_BRD    ; 22.675    ; 22.806    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[6]  ; CLK_BRD    ; 23.873    ; 24.004    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[7]  ; CLK_BRD    ; 23.103    ; 23.234    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[8]  ; CLK_BRD    ; 23.115    ; 23.246    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[9]  ; CLK_BRD    ; 22.745    ; 22.876    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[10] ; CLK_BRD    ; 22.093    ; 22.224    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[11] ; CLK_BRD    ; 22.716    ; 22.847    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[12] ; CLK_BRD    ; 23.043    ; 23.180    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[13] ; CLK_BRD    ; 20.440    ; 20.577    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[14] ; CLK_BRD    ; 21.288    ; 21.425    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[15] ; CLK_BRD    ; 21.268    ; 21.405    ; Rise       ; CLK_BRD         ;
; SRAM1_D[*]   ; CLK_BRD    ; 20.430    ; 20.567    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[0]  ; CLK_BRD    ; 20.674    ; 20.811    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[1]  ; CLK_BRD    ; 22.247    ; 22.384    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[2]  ; CLK_BRD    ; 21.619    ; 21.756    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[3]  ; CLK_BRD    ; 21.569    ; 21.706    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[4]  ; CLK_BRD    ; 22.247    ; 22.384    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[5]  ; CLK_BRD    ; 22.664    ; 22.795    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[6]  ; CLK_BRD    ; 22.705    ; 22.836    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[7]  ; CLK_BRD    ; 23.671    ; 23.802    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[8]  ; CLK_BRD    ; 22.735    ; 22.866    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[9]  ; CLK_BRD    ; 22.705    ; 22.836    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[10] ; CLK_BRD    ; 22.706    ; 22.837    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[11] ; CLK_BRD    ; 23.512    ; 23.643    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[12] ; CLK_BRD    ; 20.430    ; 20.567    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[13] ; CLK_BRD    ; 21.675    ; 21.812    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[14] ; CLK_BRD    ; 21.685    ; 21.822    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[15] ; CLK_BRD    ; 21.596    ; 21.733    ; Rise       ; CLK_BRD         ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM0_D[*]   ; CLK_BRD    ; 8.360     ; 8.360     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[0]  ; CLK_BRD    ; 8.933     ; 8.933     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[1]  ; CLK_BRD    ; 10.113    ; 10.113    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[2]  ; CLK_BRD    ; 9.482     ; 9.482     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[3]  ; CLK_BRD    ; 8.869     ; 8.869     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[4]  ; CLK_BRD    ; 9.952     ; 9.952     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[5]  ; CLK_BRD    ; 10.510    ; 10.510    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[6]  ; CLK_BRD    ; 11.661    ; 11.661    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[7]  ; CLK_BRD    ; 10.920    ; 10.920    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[8]  ; CLK_BRD    ; 10.933    ; 10.933    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[9]  ; CLK_BRD    ; 10.579    ; 10.579    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[10] ; CLK_BRD    ; 9.952     ; 9.952     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[11] ; CLK_BRD    ; 10.550    ; 10.550    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[12] ; CLK_BRD    ; 10.858    ; 10.858    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[13] ; CLK_BRD    ; 8.360     ; 8.360     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[14] ; CLK_BRD    ; 9.175     ; 9.175     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[15] ; CLK_BRD    ; 9.155     ; 9.155     ; Rise       ; CLK_BRD         ;
; SRAM1_D[*]   ; CLK_BRD    ; 8.350     ; 8.350     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[0]  ; CLK_BRD    ; 8.583     ; 8.583     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[1]  ; CLK_BRD    ; 10.093    ; 10.093    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[2]  ; CLK_BRD    ; 9.493     ; 9.493     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[3]  ; CLK_BRD    ; 9.443     ; 9.443     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[4]  ; CLK_BRD    ; 10.093    ; 10.093    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[5]  ; CLK_BRD    ; 10.500    ; 10.500    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[6]  ; CLK_BRD    ; 10.540    ; 10.540    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[7]  ; CLK_BRD    ; 11.468    ; 11.468    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[8]  ; CLK_BRD    ; 10.569    ; 10.569    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[9]  ; CLK_BRD    ; 10.540    ; 10.540    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[10] ; CLK_BRD    ; 10.540    ; 10.540    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[11] ; CLK_BRD    ; 11.315    ; 11.315    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[12] ; CLK_BRD    ; 8.350     ; 8.350     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[13] ; CLK_BRD    ; 9.546     ; 9.546     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[14] ; CLK_BRD    ; 9.556     ; 9.556     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[15] ; CLK_BRD    ; 9.469     ; 9.469     ; Rise       ; CLK_BRD         ;
+--------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                   ;
+-----------+-----------------+----------------+------+
; Fmax      ; Restricted Fmax ; Clock Name     ; Note ;
+-----------+-----------------+----------------+------+
; 50.93 MHz ; 50.93 MHz       ; CLK_BRD        ;      ;
; 196.7 MHz ; 196.7 MHz       ; JTAG_NEXUS_TCK ;      ;
+-----------+-----------------+----------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------+
; Slow 1200mV 0C Model Setup Summary       ;
+----------------+---------+---------------+
; Clock          ; Slack   ; End Point TNS ;
+----------------+---------+---------------+
; CLK_BRD        ; -16.379 ; -21750.815    ;
; JTAG_NEXUS_TCK ; -4.084  ; -1011.823     ;
+----------------+---------+---------------+


+----------------------------------------+
; Slow 1200mV 0C Model Hold Summary      ;
+----------------+-------+---------------+
; Clock          ; Slack ; End Point TNS ;
+----------------+-------+---------------+
; CLK_BRD        ; 0.399 ; 0.000         ;
; JTAG_NEXUS_TCK ; 0.399 ; 0.000         ;
+----------------+-------+---------------+


+-----------------------------------------+
; Slow 1200mV 0C Model Recovery Summary   ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; JTAG_NEXUS_TCK ; -3.191 ; -45.178       ;
+----------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 0C Model Removal Summary   ;
+----------------+-------+---------------+
; Clock          ; Slack ; End Point TNS ;
+----------------+-------+---------------+
; JTAG_NEXUS_TCK ; 1.556 ; 0.000         ;
+----------------+-------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------------+--------+------------------------+
; Clock          ; Slack  ; End Point TNS          ;
+----------------+--------+------------------------+
; CLK_BRD        ; -4.000 ; -3672.689              ;
; JTAG_NEXUS_TCK ; -3.000 ; -523.450               ;
+----------------+--------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_BRD'                                                                                                                                                                                                                                                                                                                           ;
+---------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                                                                     ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -16.379 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_0  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.047      ; 17.428     ;
; -16.284 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_0  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.052      ; 17.338     ;
; -16.119 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_23 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.049      ; 17.170     ;
; -16.111 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_24        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.377     ; 16.736     ;
; -16.077 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_16 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.356     ; 16.723     ;
; -16.068 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_24        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.102     ; 16.968     ;
; -16.030 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_0  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.042      ; 17.074     ;
; -16.024 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_23 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.054      ; 17.080     ;
; -16.019 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_24        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.549     ; 16.472     ;
; -15.988 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_24        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.361     ; 16.629     ;
; -15.982 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_16 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.351     ; 16.633     ;
; -15.937 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_1  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.043      ; 16.982     ;
; -15.935 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_24        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.367     ; 16.570     ;
; -15.879 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_21 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.049      ; 16.930     ;
; -15.879 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_8         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.375     ; 16.506     ;
; -15.850 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_24        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.370     ; 16.482     ;
; -15.842 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_1  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.048      ; 16.892     ;
; -15.836 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_8         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.100     ; 16.738     ;
; -15.822 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_16        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.381     ; 16.443     ;
; -15.800 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_24        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.349     ; 16.453     ;
; -15.787 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_8         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.547     ; 16.242     ;
; -15.785 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_0  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.070      ; 16.857     ;
; -15.784 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_21 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.054      ; 16.840     ;
; -15.779 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_1  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.038      ; 16.819     ;
; -15.779 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_16        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.106     ; 16.675     ;
; -15.777 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_11        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.381     ; 16.398     ;
; -15.770 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_23 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.044      ; 16.816     ;
; -15.768 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_0  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.317      ; 17.087     ;
; -15.766 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_0                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_24        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.099     ; 16.669     ;
; -15.756 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_8         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.359     ; 16.399     ;
; -15.739 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_22 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.042      ; 16.783     ;
; -15.734 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_11        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.106     ; 16.630     ;
; -15.730 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_16        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.553     ; 16.179     ;
; -15.728 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_16 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.361     ; 16.369     ;
; -15.719 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_0  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.130     ; 16.591     ;
; -15.715 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_1  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.066      ; 16.783     ;
; -15.713 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select3_Byte                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_24        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.092     ; 16.623     ;
; -15.703 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_8         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.365     ; 16.340     ;
; -15.701 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_25        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.376     ; 16.327     ;
; -15.701 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_23        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.376     ; 16.327     ;
; -15.700 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_28        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.376     ; 16.326     ;
; -15.700 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_27        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.376     ; 16.326     ;
; -15.699 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_16        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.365     ; 16.336     ;
; -15.698 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_26        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.376     ; 16.324     ;
; -15.698 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_1  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.313      ; 17.013     ;
; -15.697 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_18        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.376     ; 16.323     ;
; -15.697 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_22 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.037      ; 16.736     ;
; -15.685 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_11        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.553     ; 16.134     ;
; -15.660 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_31        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.375     ; 16.287     ;
; -15.660 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_17        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.375     ; 16.287     ;
; -15.660 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_6         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.375     ; 16.287     ;
; -15.659 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_3  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.042      ; 16.703     ;
; -15.659 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_19        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.375     ; 16.286     ;
; -15.658 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_25        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.101     ; 16.559     ;
; -15.658 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_23        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.101     ; 16.559     ;
; -15.657 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_28        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.101     ; 16.558     ;
; -15.657 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_27        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.101     ; 16.558     ;
; -15.655 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_26        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.101     ; 16.556     ;
; -15.654 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_11        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.365     ; 16.291     ;
; -15.654 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_18        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.101     ; 16.555     ;
; -15.649 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_20 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.072      ; 16.723     ;
; -15.649 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_1  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.134     ; 16.517     ;
; -15.648 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_23 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.072      ; 16.722     ;
; -15.647 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_29 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.364     ; 16.285     ;
; -15.647 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a1~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_0  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.048      ; 16.697     ;
; -15.646 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_16        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.371     ; 16.277     ;
; -15.644 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_22 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.047      ; 16.693     ;
; -15.640 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_0         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.377     ; 16.265     ;
; -15.637 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_1         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.377     ; 16.262     ;
; -15.633 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_22 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.065      ; 16.700     ;
; -15.631 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_23 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.319      ; 16.952     ;
; -15.624 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_24        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.372     ; 16.254     ;
; -15.619 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_0  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.055      ; 16.676     ;
; -15.618 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_8         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.368     ; 16.252     ;
; -15.617 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_17 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.042      ; 16.661     ;
; -15.617 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_31        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.100     ; 16.519     ;
; -15.617 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_17        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.100     ; 16.519     ;
; -15.617 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_6         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.100     ; 16.519     ;
; -15.616 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_22 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.312      ; 16.930     ;
; -15.616 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_19        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.100     ; 16.518     ;
; -15.609 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_25        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.548     ; 16.063     ;
; -15.609 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_23        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.548     ; 16.063     ;
; -15.608 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_28        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.548     ; 16.062     ;
; -15.608 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_27        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.548     ; 16.062     ;
; -15.607 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_29        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.381     ; 16.228     ;
; -15.607 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_13        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.381     ; 16.228     ;
; -15.607 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_30        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.381     ; 16.228     ;
; -15.606 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_26        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.548     ; 16.060     ;
; -15.605 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_14        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.381     ; 16.226     ;
; -15.605 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_18        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.548     ; 16.059     ;
; -15.603 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_12        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.381     ; 16.224     ;
; -15.601 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_11        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.371     ; 16.232     ;
; -15.597 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_0         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.102     ; 16.497     ;
; -15.594 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_1         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.102     ; 16.494     ;
; -15.582 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_23 ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.128     ; 16.456     ;
; -15.581 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a1~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_1  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.044      ; 16.627     ;
; -15.578 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_25        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.360     ; 16.220     ;
; -15.578 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_23        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.360     ; 16.220     ;
; -15.577 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_28        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.360     ; 16.219     ;
; -15.577 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_27        ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.360     ; 16.219     ;
+---------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'JTAG_NEXUS_TCK'                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                        ; To Node                                                                                                                                                                  ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+
; -4.084 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_5__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.983      ;
; -4.084 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_14__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.983      ;
; -4.084 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_12__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.983      ;
; -4.084 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_9__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.983      ;
; -4.084 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_8__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.983      ;
; -4.084 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_10__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.983      ;
; -4.084 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_7__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.983      ;
; -4.084 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_6__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.983      ;
; -4.084 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_13__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.983      ;
; -4.084 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_3__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.983      ;
; -4.084 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_2__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.983      ;
; -4.084 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_1__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.983      ;
; -4.084 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_4__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.983      ;
; -4.084 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_15__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.983      ;
; -4.084 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_11__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.983      ;
; -4.043 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_0__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.097     ; 4.948      ;
; -4.038 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_5__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.937      ;
; -4.038 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_14__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.937      ;
; -4.038 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_12__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.937      ;
; -4.038 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_9__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.937      ;
; -4.038 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_8__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.937      ;
; -4.038 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_10__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.937      ;
; -4.038 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_7__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.937      ;
; -4.038 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_6__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.937      ;
; -4.038 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_13__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.937      ;
; -4.038 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_3__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.937      ;
; -4.038 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_2__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.937      ;
; -4.038 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_1__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.937      ;
; -4.038 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_4__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.937      ;
; -4.038 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_15__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.937      ;
; -4.038 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_11__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.937      ;
; -3.997 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_0__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.097     ; 4.902      ;
; -3.990 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_17__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.892      ;
; -3.990 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_16__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.892      ;
; -3.990 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_20__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.892      ;
; -3.990 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_26__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.892      ;
; -3.990 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_25__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.892      ;
; -3.990 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_24__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.892      ;
; -3.990 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_19__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.892      ;
; -3.990 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_18__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.892      ;
; -3.990 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_23__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.892      ;
; -3.990 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_22__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.892      ;
; -3.990 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_21__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.892      ;
; -3.990 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_29__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.892      ;
; -3.990 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_28__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.892      ;
; -3.990 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_27__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.892      ;
; -3.990 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_31__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.892      ;
; -3.990 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_30__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.892      ;
; -3.944 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_17__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.846      ;
; -3.944 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_16__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.846      ;
; -3.944 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_20__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.846      ;
; -3.944 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_26__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.846      ;
; -3.944 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_25__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.846      ;
; -3.944 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_24__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.846      ;
; -3.944 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_19__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.846      ;
; -3.944 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_18__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.846      ;
; -3.944 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_23__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.846      ;
; -3.944 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_22__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.846      ;
; -3.944 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_21__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.846      ;
; -3.944 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_29__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.846      ;
; -3.944 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_28__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.846      ;
; -3.944 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_27__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.846      ;
; -3.944 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_31__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.846      ;
; -3.944 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z       ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_30__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.846      ;
; -3.938 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_5__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.837      ;
; -3.938 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_14__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.837      ;
; -3.938 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_12__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.837      ;
; -3.938 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_9__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.837      ;
; -3.938 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_8__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.837      ;
; -3.938 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_10__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.837      ;
; -3.938 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_7__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.837      ;
; -3.938 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_6__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.837      ;
; -3.938 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_13__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.837      ;
; -3.938 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_3__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.837      ;
; -3.938 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_2__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.837      ;
; -3.938 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_1__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.837      ;
; -3.938 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_4__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.837      ;
; -3.938 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_15__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.837      ;
; -3.938 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_11__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.103     ; 4.837      ;
; -3.897 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_0__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.097     ; 4.802      ;
; -3.871 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z           ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[31]                                     ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.078     ; 4.795      ;
; -3.870 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_5__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.091     ; 4.781      ;
; -3.870 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_14__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.091     ; 4.781      ;
; -3.870 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_12__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.091     ; 4.781      ;
; -3.870 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_9__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.091     ; 4.781      ;
; -3.870 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_8__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.091     ; 4.781      ;
; -3.870 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_10__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.091     ; 4.781      ;
; -3.870 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_7__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.091     ; 4.781      ;
; -3.870 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_6__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.091     ; 4.781      ;
; -3.870 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_13__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.091     ; 4.781      ;
; -3.870 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_3__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.091     ; 4.781      ;
; -3.870 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_2__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.091     ; 4.781      ;
; -3.870 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_1__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.091     ; 4.781      ;
; -3.870 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_4__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.091     ; 4.781      ;
; -3.870 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_15__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.091     ; 4.781      ;
; -3.870 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_11__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.091     ; 4.781      ;
; -3.846 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_0__Z ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[31]                                     ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.080     ; 4.768      ;
; -3.844 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_17__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.746      ;
; -3.844 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_16__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.746      ;
; -3.844 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z           ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_20__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.100     ; 4.746      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_BRD'                                                                                                                                                                                                                                                        ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                             ; To Node                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.399 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|StateMainMem_2  ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|StateMainMem_2  ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|StateMainMem[3] ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|StateMainMem[3] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txtail_0[1]            ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txtail_0[1]            ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txtail_0[2]            ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txtail_0[2]            ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txstate_i[4]           ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txstate_i[4]           ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txtail_0[0]            ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txtail_0[0]            ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxstate[2]             ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxstate[2]             ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxstate[1]             ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxstate[1]             ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxstate[3]             ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxstate[3]             ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxhead[0]              ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxhead[0]              ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxhead[1]              ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxhead[1]              ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxhead[2]              ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxhead[2]              ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxhead[3]              ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxhead[3]              ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_2|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_2|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_G_2|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_G_2|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_G_2|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_G_2|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_2|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_2|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_2|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_2|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_G_2|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_G_2|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_G_2|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_G_2|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_2|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_2|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_2|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_2|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_2|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_2|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_B_2|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_B_2|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_2|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_2|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_2|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_2|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_B_2|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_B_2|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_R_2|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_R_2|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_R_2|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_R_2|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_R_2|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_R_2|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_R_2|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_R_2|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_R_2|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_R_2|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_4|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_4|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_4|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_4|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_4|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_4|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_B_4|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_B_4|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_4|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_4|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_4|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_4|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_G_4|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_G_4|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_G_4|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_G_4|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_4|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_4|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_4|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_4|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_4|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_4|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_G_4|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_G_4|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_G_4|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_G_4|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_G_4|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_G_4|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_R_4|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_R_4|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_R_4|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_R_4|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_R_4|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_R_4|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_R_4|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_R_4|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[7]                                 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[7]                                 ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_R_5|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_R_5|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_R_5|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_R_5|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_5|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_5|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_5|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_5|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_G_5|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_G_5|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_G_5|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_G_5|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_G_5|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_G_5|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_G_5|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_G_5|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_5|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_5|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_G_5|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_G_5|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_B_5|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_B_5|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_5|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_5|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_5|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_5|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_5|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_5|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_5|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_5|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_5|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_5|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|IsOffline                                    ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|IsOffline                                    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|IsInstrumentOnline                           ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|IsInstrumentOnline                           ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[3]                                 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[3]                                 ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_3|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_3|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_3|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_3|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_3|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_3|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_3|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_3|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_B_3|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_B_3|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_3|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_3|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_R_3|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_R_3|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_R_3|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_R_3|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_R_3|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_R_3|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_R_3|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_R_3|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_R_3|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_R_3|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_3|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_3|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_3|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_3|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_G_3|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_G_3|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_G_3|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_G_3|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_G_3|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_G_3|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_3|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_3|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_G_3|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_G_3|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_G_3|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_G_3|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[1]                                 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[1]                                 ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_1|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_1|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_1|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_1|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_1|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_1|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_B_1|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_B_1|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_1|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_1|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_1|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_1|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_1|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_1|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_1|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_1|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_G_1|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_G_1|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_G_1|lpm_ff:ff1|dffs[0]    ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_G_1|lpm_ff:ff1|dffs[0]    ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.075      ; 0.669      ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'JTAG_NEXUS_TCK'                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                ; To Node                                                                                                                                                                  ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+
; 0.399 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z              ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z              ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z              ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z              ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.669      ;
; 0.400 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_3__Z            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_3__Z            ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_2__Z            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_2__Z            ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.669      ;
; 0.415 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_1__Z            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_1__Z            ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.684      ;
; 0.415 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z            ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.684      ;
; 0.466 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[18]                                     ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[17]                                     ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.736      ;
; 0.466 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[19]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[19]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.736      ;
; 0.466 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[13]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[13]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.736      ;
; 0.466 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[4]                                                ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[4]                                                ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.735      ;
; 0.466 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_TXBUFFER[6]                                                                                                  ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[6]                                          ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.181      ; 0.882      ;
; 0.467 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|sh_reg_2__Z                    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|sh_reg_1__Z                    ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.737      ;
; 0.467 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|sh_reg_1__Z                    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|sh_reg_0__Z                    ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.737      ;
; 0.467 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[13]                                     ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[12]                                     ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.737      ;
; 0.467 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[6]                                      ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[5]                                      ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.737      ;
; 0.467 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[1]                                      ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg_0                                       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.737      ;
; 0.467 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[18]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[18]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.737      ;
; 0.467 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[14]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[14]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.737      ;
; 0.468 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg[5]                                                      ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[5]                                                      ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.738      ;
; 0.468 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[29]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[29]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.737      ;
; 0.468 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[28]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[28]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.737      ;
; 0.468 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[27]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[27]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.737      ;
; 0.468 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[23]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[23]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.737      ;
; 0.468 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[21]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[21]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.737      ;
; 0.468 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[17]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[17]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.738      ;
; 0.468 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[16]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[16]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.738      ;
; 0.468 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[15]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[15]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.738      ;
; 0.468 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[12]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[12]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.738      ;
; 0.469 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[26]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[26]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[24]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[24]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[1]                                                ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg_0                                                 ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.738      ;
; 0.470 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[25]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[25]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[20]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[20]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.739      ;
; 0.471 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[22]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[22]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.740      ;
; 0.475 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[3]                                                                                                    ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_3:RegisterStatus|sh_reg[3]                                                      ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.181      ; 0.891      ;
; 0.488 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_6__Z         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_5__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.758      ;
; 0.488 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[0]                                                                                                    ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_3:RegisterStatus|sh_reg_0                                                       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.181      ; 0.904      ;
; 0.489 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|sh_ireg_2__Z                   ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|sh_ireg_1__Z                   ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.759      ;
; 0.489 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_29__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_28__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.759      ;
; 0.489 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_26__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_25__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.759      ;
; 0.489 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_13__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_12__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.758      ;
; 0.489 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_9__Z         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_8__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.759      ;
; 0.489 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_1__Z         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_0__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.759      ;
; 0.489 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.759      ;
; 0.489 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg_1                                                       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[1]                                                      ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.759      ;
; 0.489 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_18__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_17__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.758      ;
; 0.489 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_22__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_21__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.758      ;
; 0.489 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[7]                                                                                                    ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_3:RegisterStatus|sh_reg[5]                                                      ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.180      ; 0.904      ;
; 0.489 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[1]                                                                                                    ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_3:RegisterStatus|sh_reg[1]                                                      ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.181      ; 0.905      ;
; 0.490 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_27__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_26__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.760      ;
; 0.490 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_23__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_22__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.759      ;
; 0.490 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_20__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_19__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.759      ;
; 0.490 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_19__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_18__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.759      ;
; 0.490 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_17__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_16__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.759      ;
; 0.490 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_4__Z         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_3__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.760      ;
; 0.490 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[28]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[28]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.759      ;
; 0.490 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_17__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_16__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.759      ;
; 0.490 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_27__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_26__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.759      ;
; 0.490 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_24__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_23__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.759      ;
; 0.490 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_30__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_29__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.759      ;
; 0.490 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_5__Z  ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_4__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.759      ;
; 0.490 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[7]                                                                                                    ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_3:RegisterStatus|sh_reg[7]                                                      ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.180      ; 0.905      ;
; 0.491 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_24__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_23__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.760      ;
; 0.491 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_18__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_17__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.760      ;
; 0.491 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_14__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_13__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.760      ;
; 0.491 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[29]                                     ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[28]                                     ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.480      ; 1.166      ;
; 0.491 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[20]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[20]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.760      ;
; 0.491 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[12]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[12]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.761      ;
; 0.491 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_13__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_12__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.760      ;
; 0.491 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_21__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_20__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.760      ;
; 0.491 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_20__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_19__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.760      ;
; 0.491 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_19__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_18__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.760      ;
; 0.491 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_10__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_9__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.760      ;
; 0.491 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_11__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_10__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.760      ;
; 0.491 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_8__Z  ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_7__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.760      ;
; 0.491 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_7__Z  ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_6__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.760      ;
; 0.491 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_2__Z  ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_1__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.760      ;
; 0.492 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_21__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_20__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.761      ;
; 0.492 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_29__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_28__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.761      ;
; 0.492 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_12__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_11__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.761      ;
; 0.520 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|IsOffline                                                                                                       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[31]                                               ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.180      ; 0.935      ;
; 0.537 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_TXBUFFER[2]                                                                                                  ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[2]                                          ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.181      ; 0.953      ;
; 0.539 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_TXBUFFER[4]                                                                                                  ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[4]                                          ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.181      ; 0.955      ;
; 0.539 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_TXBUFFER[3]                                                                                                  ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[3]                                          ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.181      ; 0.955      ;
; 0.540 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_TXBUFFER[5]                                                                                                  ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[5]                                          ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.181      ; 0.956      ;
; 0.542 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_TXBUFFER[7]                                                                                                  ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[7]                                          ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.181      ; 0.958      ;
; 0.543 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_TXBUFFER[1]                                                                                                  ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[1]                                          ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.181      ; 0.959      ;
; 0.543 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_TXBUFFER[0]                                                                                                  ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg_0                                           ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.181      ; 0.959      ;
; 0.545 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_3__Z            ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.814      ;
; 0.572 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_2__Z            ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 0.841      ;
; 0.575 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_19__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|RegOut_19__Z                ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.539      ; 1.309      ;
; 0.579 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_4__Z         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|RegOut_4__Z                 ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.539      ; 1.313      ;
; 0.594 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_3__Z         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|RegOut_3__Z                 ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.539      ; 1.328      ;
; 0.603 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[1]                                                      ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg_1                                                       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.873      ;
; 0.603 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[2]                                      ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[1]                                      ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.873      ;
; 0.603 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[19]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[19]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.873      ;
; 0.604 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_15__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|RegOut_15__Z                ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.539      ; 1.338      ;
; 0.604 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[18]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[18]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.874      ;
; 0.604 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[14]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[14]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.874      ;
; 0.604 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[13]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[13]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 0.874      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'JTAG_NEXUS_TCK'                                                                                                                                                                                                                                                                                                                                                                    ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                  ; To Node                                                                                                                                                           ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+
; -3.191 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.018     ; 4.155      ;
; -3.191 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.018     ; 4.155      ;
; -3.165 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.018     ; 4.129      ;
; -3.165 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.018     ; 4.129      ;
; -3.164 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.018     ; 4.128      ;
; -3.164 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.018     ; 4.128      ;
; -3.094 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 4.059      ;
; -3.094 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 4.059      ;
; -3.070 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.018     ; 4.034      ;
; -3.070 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.018     ; 4.034      ;
; -3.059 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.018     ; 4.023      ;
; -3.059 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.018     ; 4.023      ;
; -3.057 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.018     ; 4.021      ;
; -3.043 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.018     ; 4.007      ;
; -3.028 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.018     ; 3.992      ;
; -2.945 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.018     ; 3.909      ;
; -2.945 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.018     ; 3.909      ;
; -2.938 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.018     ; 3.902      ;
; -2.902 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.867      ;
; -2.888 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.018     ; 3.852      ;
; -2.879 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.028     ; 3.833      ;
; -2.879 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.028     ; 3.833      ;
; -2.853 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.028     ; 3.807      ;
; -2.853 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.028     ; 3.807      ;
; -2.852 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.028     ; 3.806      ;
; -2.852 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.028     ; 3.806      ;
; -2.825 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.018     ; 3.789      ;
; -2.825 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.018     ; 3.789      ;
; -2.823 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.388      ; 4.193      ;
; -2.797 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.388      ; 4.167      ;
; -2.796 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.388      ; 4.166      ;
; -2.794 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.018     ; 3.758      ;
; -2.782 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.027     ; 3.737      ;
; -2.782 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.027     ; 3.737      ;
; -2.779 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.018     ; 3.743      ;
; -2.768 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.018     ; 3.732      ;
; -2.767 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.018     ; 3.731      ;
; -2.758 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.028     ; 3.712      ;
; -2.758 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.028     ; 3.712      ;
; -2.747 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.028     ; 3.701      ;
; -2.747 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.028     ; 3.701      ;
; -2.726 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.389      ; 4.097      ;
; -2.702 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.388      ; 4.072      ;
; -2.697 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.662      ;
; -2.691 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.388      ; 4.061      ;
; -2.673 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.018     ; 3.637      ;
; -2.662 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.018     ; 3.626      ;
; -2.650 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.018     ; 3.614      ;
; -2.633 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.028     ; 3.587      ;
; -2.633 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.028     ; 3.587      ;
; -2.577 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.388      ; 3.947      ;
; -2.548 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.018     ; 3.512      ;
; -2.536 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.501      ;
; -2.536 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.501      ;
; -2.536 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.501      ;
; -2.536 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.501      ;
; -2.536 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.501      ;
; -2.536 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.501      ;
; -2.536 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.501      ;
; -2.536 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.501      ;
; -2.513 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.028     ; 3.467      ;
; -2.513 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.028     ; 3.467      ;
; -2.510 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.475      ;
; -2.510 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.475      ;
; -2.510 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.475      ;
; -2.510 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.475      ;
; -2.510 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.475      ;
; -2.510 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.475      ;
; -2.510 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.475      ;
; -2.510 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.475      ;
; -2.509 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.474      ;
; -2.509 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.474      ;
; -2.509 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.474      ;
; -2.509 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.474      ;
; -2.509 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.474      ;
; -2.509 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.474      ;
; -2.509 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.474      ;
; -2.509 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.474      ;
; -2.457 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.388      ; 3.827      ;
; -2.439 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.016     ; 3.405      ;
; -2.439 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.016     ; 3.405      ;
; -2.439 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.016     ; 3.405      ;
; -2.439 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.016     ; 3.405      ;
; -2.439 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.016     ; 3.405      ;
; -2.439 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.016     ; 3.405      ;
; -2.439 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.016     ; 3.405      ;
; -2.439 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.016     ; 3.405      ;
; -2.428 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.018     ; 3.392      ;
; -2.422 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.076     ; 3.348      ;
; -2.422 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.076     ; 3.348      ;
; -2.415 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.380      ;
; -2.415 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.380      ;
; -2.415 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.380      ;
; -2.415 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.380      ;
; -2.415 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.380      ;
; -2.415 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.380      ;
; -2.415 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.380      ;
; -2.415 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.017     ; 3.380      ;
; -2.406 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.076     ; 3.332      ;
; -2.406 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.076     ; 3.332      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'JTAG_NEXUS_TCK'                                                                                                                                                                                                                                                                                                                                                                    ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                  ; To Node                                                                                                                                                           ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+
; 1.556 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|reset_r                                                           ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|up_ireg_i[0]                                                             ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; -0.500       ; 0.064      ; 1.335      ;
; 1.556 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|reset_r                                                           ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|up_ireg[2]                                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; -0.500       ; 0.064      ; 1.335      ;
; 1.556 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|reset_r                                                           ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|up_ireg_0                                                                ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; -0.500       ; 0.064      ; 1.335      ;
; 1.556 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|reset_r                                                           ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|up_ireg_2                                                                ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; -0.500       ; 0.064      ; 1.335      ;
; 2.002 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.272      ;
; 2.002 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.272      ;
; 2.002 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.272      ;
; 2.002 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.272      ;
; 2.002 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.272      ;
; 2.002 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.272      ;
; 2.002 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.272      ;
; 2.002 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.272      ;
; 2.093 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.513      ; 2.801      ;
; 2.124 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.394      ;
; 2.124 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.394      ;
; 2.124 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.394      ;
; 2.124 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.394      ;
; 2.124 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.394      ;
; 2.124 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.394      ;
; 2.124 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.394      ;
; 2.124 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.394      ;
; 2.184 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 2.453      ;
; 2.230 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.513      ; 2.938      ;
; 2.231 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 2.500      ;
; 2.235 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.505      ;
; 2.235 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.505      ;
; 2.235 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.505      ;
; 2.235 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.505      ;
; 2.235 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.505      ;
; 2.235 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.505      ;
; 2.235 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.505      ;
; 2.235 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.505      ;
; 2.252 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.081      ; 2.528      ;
; 2.252 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.081      ; 2.528      ;
; 2.261 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.531      ;
; 2.261 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.531      ;
; 2.261 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.531      ;
; 2.261 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.531      ;
; 2.261 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.531      ;
; 2.261 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.531      ;
; 2.261 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.531      ;
; 2.261 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.075      ; 2.531      ;
; 2.306 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 2.575      ;
; 2.321 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 2.590      ;
; 2.326 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.513      ; 3.034      ;
; 2.369 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.513      ; 3.077      ;
; 2.389 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.081      ; 2.665      ;
; 2.389 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.081      ; 2.665      ;
; 2.399 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 2.816      ;
; 2.399 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 2.816      ;
; 2.399 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 2.816      ;
; 2.399 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 2.816      ;
; 2.399 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 2.816      ;
; 2.399 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 2.816      ;
; 2.399 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 2.816      ;
; 2.399 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 2.816      ;
; 2.417 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 2.686      ;
; 2.443 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 2.712      ;
; 2.459 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 2.728      ;
; 2.460 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 2.729      ;
; 2.485 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.081      ; 2.761      ;
; 2.485 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.081      ; 2.761      ;
; 2.500 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 2.769      ;
; 2.500 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 2.769      ;
; 2.507 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.603      ; 3.345      ;
; 2.522 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 2.939      ;
; 2.522 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 2.939      ;
; 2.522 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 2.939      ;
; 2.522 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 2.939      ;
; 2.522 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 2.939      ;
; 2.522 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 2.939      ;
; 2.522 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 2.939      ;
; 2.522 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 2.939      ;
; 2.528 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.081      ; 2.804      ;
; 2.528 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.081      ; 2.804      ;
; 2.581 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.181      ; 2.997      ;
; 2.614 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 3.031      ;
; 2.614 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 3.031      ;
; 2.614 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 3.031      ;
; 2.614 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 3.031      ;
; 2.614 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 3.031      ;
; 2.614 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 3.031      ;
; 2.614 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 3.031      ;
; 2.614 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 3.031      ;
; 2.628 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 3.045      ;
; 2.628 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 3.045      ;
; 2.628 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 3.045      ;
; 2.628 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 3.045      ;
; 2.628 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 3.045      ;
; 2.628 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 3.045      ;
; 2.628 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 3.045      ;
; 2.628 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 3.045      ;
; 2.630 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.603      ; 3.468      ;
; 2.637 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 2.906      ;
; 2.637 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.074      ; 2.906      ;
; 2.666 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.171      ; 3.072      ;
; 2.666 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.171      ; 3.072      ;
; 2.675 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 3.092      ;
; 2.675 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 3.092      ;
; 2.675 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.182      ; 3.092      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_BRD'                                                                                                                                                                                                                                               ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                                                                                                                               ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -4.000 ; 1.000        ; 5.000          ; Min Period ; CLK_BRD ; Rise       ; TSK3000A_MDU:U_MIDIKBD_OB_CPU_SubPart_MDU|MultDiv:U_MultDiv|altmult_add:RegA_Abs_0_muladd_0_31_28__Z|mult_add_rhr3:auto_generated|ded_mult_a851:ded_mult1|ded_mult_cnb1:left_mult|mac_mult2~OBSERVABLEDATAB_REGOUT0  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; CLK_BRD ; Rise       ; TSK3000A_MDU:U_MIDIKBD_OB_CPU_SubPart_MDU|MultDiv:U_MultDiv|altmult_add:RegA_Abs_0_muladd_0_31_28__Z|mult_add_rhr3:auto_generated|ded_mult_a851:ded_mult1|ded_mult_cnb1:left_mult|mac_mult2~OBSERVABLEDATAB_REGOUT1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; CLK_BRD ; Rise       ; TSK3000A_MDU:U_MIDIKBD_OB_CPU_SubPart_MDU|MultDiv:U_MultDiv|altmult_add:RegA_Abs_0_muladd_0_31_28__Z|mult_add_rhr3:auto_generated|ded_mult_a851:ded_mult1|ded_mult_cnb1:left_mult|mac_mult2~OBSERVABLEDATAB_REGOUT2  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; CLK_BRD ; Rise       ; TSK3000A_MDU:U_MIDIKBD_OB_CPU_SubPart_MDU|MultDiv:U_MultDiv|altmult_add:RegA_Abs_0_muladd_0_31_28__Z|mult_add_rhr3:auto_generated|ded_mult_a851:ded_mult1|ded_mult_cnb1:left_mult|mac_mult2~OBSERVABLEDATAB_REGOUT3  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; CLK_BRD ; Rise       ; TSK3000A_MDU:U_MIDIKBD_OB_CPU_SubPart_MDU|MultDiv:U_MultDiv|altmult_add:RegA_Abs_0_muladd_0_31_28__Z|mult_add_rhr3:auto_generated|ded_mult_a851:ded_mult1|ded_mult_gnb1:right_mult|mac_mult4~OBSERVABLEDATAB_REGOUT0 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; CLK_BRD ; Rise       ; TSK3000A_MDU:U_MIDIKBD_OB_CPU_SubPart_MDU|MultDiv:U_MultDiv|altmult_add:RegA_Abs_0_muladd_0_31_28__Z|mult_add_rhr3:auto_generated|ded_mult_a851:ded_mult1|ded_mult_gnb1:right_mult|mac_mult4~OBSERVABLEDATAB_REGOUT1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; CLK_BRD ; Rise       ; TSK3000A_MDU:U_MIDIKBD_OB_CPU_SubPart_MDU|MultDiv:U_MultDiv|altmult_add:RegA_Abs_0_muladd_0_31_28__Z|mult_add_rhr3:auto_generated|ded_mult_a851:ded_mult1|ded_mult_gnb1:right_mult|mac_mult4~OBSERVABLEDATAB_REGOUT2 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; CLK_BRD ; Rise       ; TSK3000A_MDU:U_MIDIKBD_OB_CPU_SubPart_MDU|MultDiv:U_MultDiv|altmult_add:RegA_Abs_0_muladd_0_31_28__Z|mult_add_rhr3:auto_generated|ded_mult_a851:ded_mult1|ded_mult_gnb1:right_mult|mac_mult4~OBSERVABLEDATAB_REGOUT3 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~porta_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~porta_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a2~porta_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a2~porta_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a2~portb_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a2~portb_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a2~portb_we_reg                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a0~porta_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a0~porta_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a0~portb_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a0~portb_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a0~portb_we_reg                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a1~porta_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a1~porta_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a1~portb_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a1~portb_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u2:Memory_CPU_u2_component|altsyncram:altsyncram_component|altsyncram_20j2:auto_generated|ram_block1a1~portb_we_reg                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~porta_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~porta_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~portb_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~portb_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a0~portb_we_reg                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~porta_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~porta_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~porta_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~porta_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a2~porta_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a2~porta_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a2~portb_address_reg0                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a2~portb_datain_reg0                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a2~portb_we_reg                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Registers_GP:U_Registers_GP|altsyncram:ram_1|altsyncram_j5g1:auto_generated|ram_block1a0~porta_address_reg0                                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Registers_GP:U_Registers_GP|altsyncram:ram_1|altsyncram_j5g1:auto_generated|ram_block1a0~porta_datain_reg0                                                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Registers_GP:U_Registers_GP|altsyncram:ram_1|altsyncram_j5g1:auto_generated|ram_block1a0~porta_we_reg                                                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Fall       ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Registers_GP:U_Registers_GP|altsyncram:ram_1|altsyncram_j5g1:auto_generated|ram_block1a0~portb_address_reg0                                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Registers_GP:U_Registers_GP|altsyncram:ram|altsyncram_j5g1:auto_generated|ram_block1a0~porta_address_reg0                                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Registers_GP:U_Registers_GP|altsyncram:ram|altsyncram_j5g1:auto_generated|ram_block1a0~porta_datain_reg0                                                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Rise       ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Registers_GP:U_Registers_GP|altsyncram:ram|altsyncram_j5g1:auto_generated|ram_block1a0~porta_we_reg                                                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK_BRD ; Fall       ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Registers_GP:U_Registers_GP|altsyncram:ram|altsyncram_j5g1:auto_generated|ram_block1a0~portb_address_reg0                                                    ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK_BRD ; Rise       ; CLK_BRD                                                                                                                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_0|lpm_ff:ff1|dffs[0]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_1|lpm_ff:ff1|dffs[0]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_2|lpm_ff:ff1|dffs[0]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_3|lpm_ff:ff1|dffs[0]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_4|lpm_ff:ff1|dffs[0]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_5|lpm_ff:ff1|dffs[0]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_6|lpm_ff:ff1|dffs[0]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_7|lpm_ff:ff1|dffs[0]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_B_0|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_B_1|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_B_2|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_B_3|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_B_4|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_B_5|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_B_6|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_B_7|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_G_0|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_G_1|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_G_2|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_G_3|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_G_4|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_G_5|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_G_6|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_G_7|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_R_0|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_R_1|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_R_2|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_R_3|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_R_4|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_R_5|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_R_6|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_R_7|lpm_ff:ff1|dffs[0]                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_0|lpm_ff:ff1|dffs[0]                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_1|lpm_ff:ff1|dffs[0]                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_2|lpm_ff:ff1|dffs[0]                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_3|lpm_ff:ff1|dffs[0]                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_4|lpm_ff:ff1|dffs[0]                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_5|lpm_ff:ff1|dffs[0]                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_6|lpm_ff:ff1|dffs[0]                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_7|lpm_ff:ff1|dffs[0]                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_0|lpm_ff:ff1|dffs[0]                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_1|lpm_ff:ff1|dffs[0]                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_2|lpm_ff:ff1|dffs[0]                                                                                                                   ;
+--------+--------------+----------------+------------+---------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'JTAG_NEXUS_TCK'                                                                                                                                                           ;
+--------+--------------+----------------+------------+----------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock          ; Clock Edge ; Target                                                                                                                           ;
+--------+--------------+----------------+------------+----------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; JTAG_NEXUS_TCK ; Rise       ; JTAG_NEXUS_TCK                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_2:RegisterAcknowledge|sh_reg[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_2:RegisterAcknowledge|sh_reg_0            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_2:RegisterAcknowledge|up_reg_0            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_2:RegisterAcknowledge|up_reg_1            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[10]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[11]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[12]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[13]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[14]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[15]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[16]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[17]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[18]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[19]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[20]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[21]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[22]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[23]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[24]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[25]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[26]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[27]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[28]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[29]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[30]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[31]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[8]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[9]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg_0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[10]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[11]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[12]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[13]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[14]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[15]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[16]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[17]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[18]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[19]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[20]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[21]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[22]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[23]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[24]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[25]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[26]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[27]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[28]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[29]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[30]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[8]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[9]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg_28        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg_0               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg_0               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg_1               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg_2               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg_3               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg_4               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg_7               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg_0   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|sh_reg[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|sh_reg[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|sh_reg[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|sh_reg[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|sh_reg[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|sh_reg[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|sh_reg[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|sh_reg_0  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|up_reg_0  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|up_reg_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|up_reg_2  ;
+--------+--------------+----------------+------------+----------------+------------+----------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+----------------+----------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+----------------+-------+-------+------------+-----------------+
; MIDI_RX        ; CLK_BRD        ; 3.406 ; 3.464 ; Rise       ; CLK_BRD         ;
; SRAM0_D[*]     ; CLK_BRD        ; 4.813 ; 4.711 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[0]    ; CLK_BRD        ; 4.813 ; 4.711 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[1]    ; CLK_BRD        ; 4.148 ; 3.983 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[2]    ; CLK_BRD        ; 4.386 ; 4.282 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[3]    ; CLK_BRD        ; 4.540 ; 4.433 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[4]    ; CLK_BRD        ; 4.734 ; 4.508 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[5]    ; CLK_BRD        ; 4.308 ; 4.074 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[6]    ; CLK_BRD        ; 4.112 ; 3.929 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[7]    ; CLK_BRD        ; 4.666 ; 4.538 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[8]    ; CLK_BRD        ; 4.755 ; 4.590 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[9]    ; CLK_BRD        ; 4.792 ; 4.618 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[10]   ; CLK_BRD        ; 4.298 ; 4.159 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[11]   ; CLK_BRD        ; 4.682 ; 4.621 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[12]   ; CLK_BRD        ; 4.056 ; 4.020 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[13]   ; CLK_BRD        ; 3.793 ; 3.649 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[14]   ; CLK_BRD        ; 4.380 ; 4.287 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[15]   ; CLK_BRD        ; 3.918 ; 3.955 ; Rise       ; CLK_BRD         ;
; SRAM1_D[*]     ; CLK_BRD        ; 5.183 ; 4.956 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[0]    ; CLK_BRD        ; 4.133 ; 3.992 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[1]    ; CLK_BRD        ; 3.638 ; 3.544 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[2]    ; CLK_BRD        ; 4.481 ; 4.404 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[3]    ; CLK_BRD        ; 4.600 ; 4.473 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[4]    ; CLK_BRD        ; 4.580 ; 4.432 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[5]    ; CLK_BRD        ; 4.040 ; 3.913 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[6]    ; CLK_BRD        ; 4.895 ; 4.672 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[7]    ; CLK_BRD        ; 5.183 ; 4.956 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[8]    ; CLK_BRD        ; 4.920 ; 4.783 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[9]    ; CLK_BRD        ; 4.546 ; 4.410 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[10]   ; CLK_BRD        ; 4.445 ; 4.323 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[11]   ; CLK_BRD        ; 4.850 ; 4.673 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[12]   ; CLK_BRD        ; 4.326 ; 4.246 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[13]   ; CLK_BRD        ; 4.215 ; 4.056 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[14]   ; CLK_BRD        ; 4.475 ; 4.327 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[15]   ; CLK_BRD        ; 4.415 ; 4.306 ; Rise       ; CLK_BRD         ;
; SW_USER0       ; CLK_BRD        ; 4.509 ; 4.783 ; Rise       ; CLK_BRD         ;
; SW_USER1       ; CLK_BRD        ; 3.650 ; 3.634 ; Rise       ; CLK_BRD         ;
; SW_USER2       ; CLK_BRD        ; 4.188 ; 4.329 ; Rise       ; CLK_BRD         ;
; SW_USER3       ; CLK_BRD        ; 4.399 ; 4.431 ; Rise       ; CLK_BRD         ;
; SW_USER4       ; CLK_BRD        ; 3.971 ; 4.101 ; Rise       ; CLK_BRD         ;
; TEST_BUTTON    ; CLK_BRD        ; 6.001 ; 5.763 ; Rise       ; CLK_BRD         ;
; JTAG_NEXUS_TDI ; JTAG_NEXUS_TCK ; 3.922 ; 3.950 ; Rise       ; JTAG_NEXUS_TCK  ;
; JTAG_NEXUS_TMS ; JTAG_NEXUS_TCK ; 3.313 ; 3.418 ; Rise       ; JTAG_NEXUS_TCK  ;
+----------------+----------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+----------------+----------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+----------------+--------+--------+------------+-----------------+
; MIDI_RX        ; CLK_BRD        ; -2.898 ; -2.948 ; Rise       ; CLK_BRD         ;
; SRAM0_D[*]     ; CLK_BRD        ; -1.968 ; -2.017 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[0]    ; CLK_BRD        ; -2.198 ; -2.302 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[1]    ; CLK_BRD        ; -2.703 ; -2.679 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[2]    ; CLK_BRD        ; -2.299 ; -2.351 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[3]    ; CLK_BRD        ; -2.185 ; -2.300 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[4]    ; CLK_BRD        ; -3.510 ; -3.387 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[5]    ; CLK_BRD        ; -3.389 ; -3.207 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[6]    ; CLK_BRD        ; -2.041 ; -2.017 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[7]    ; CLK_BRD        ; -2.273 ; -2.337 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[8]    ; CLK_BRD        ; -2.426 ; -2.464 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[9]    ; CLK_BRD        ; -4.111 ; -3.863 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[10]   ; CLK_BRD        ; -2.335 ; -2.333 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[11]   ; CLK_BRD        ; -2.576 ; -2.662 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[12]   ; CLK_BRD        ; -2.001 ; -2.121 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[13]   ; CLK_BRD        ; -2.835 ; -2.744 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[14]   ; CLK_BRD        ; -2.368 ; -2.410 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[15]   ; CLK_BRD        ; -1.968 ; -2.124 ; Rise       ; CLK_BRD         ;
; SRAM1_D[*]     ; CLK_BRD        ; -1.861 ; -1.926 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[0]    ; CLK_BRD        ; -1.861 ; -1.926 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[1]    ; CLK_BRD        ; -2.576 ; -2.619 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[2]    ; CLK_BRD        ; -2.045 ; -2.185 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[3]    ; CLK_BRD        ; -2.218 ; -2.305 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[4]    ; CLK_BRD        ; -2.570 ; -2.554 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[5]    ; CLK_BRD        ; -2.902 ; -2.929 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[6]    ; CLK_BRD        ; -2.755 ; -2.687 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[7]    ; CLK_BRD        ; -2.442 ; -2.490 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[8]    ; CLK_BRD        ; -2.362 ; -2.420 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[9]    ; CLK_BRD        ; -2.520 ; -2.593 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[10]   ; CLK_BRD        ; -2.411 ; -2.432 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[11]   ; CLK_BRD        ; -2.473 ; -2.516 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[12]   ; CLK_BRD        ; -2.457 ; -2.589 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[13]   ; CLK_BRD        ; -2.206 ; -2.250 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[14]   ; CLK_BRD        ; -2.216 ; -2.320 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[15]   ; CLK_BRD        ; -2.384 ; -2.418 ; Rise       ; CLK_BRD         ;
; SW_USER0       ; CLK_BRD        ; -3.848 ; -4.136 ; Rise       ; CLK_BRD         ;
; SW_USER1       ; CLK_BRD        ; -3.022 ; -3.006 ; Rise       ; CLK_BRD         ;
; SW_USER2       ; CLK_BRD        ; -3.620 ; -3.765 ; Rise       ; CLK_BRD         ;
; SW_USER3       ; CLK_BRD        ; -3.741 ; -3.809 ; Rise       ; CLK_BRD         ;
; SW_USER4       ; CLK_BRD        ; -3.352 ; -3.512 ; Rise       ; CLK_BRD         ;
; TEST_BUTTON    ; CLK_BRD        ; -1.394 ; -1.415 ; Rise       ; CLK_BRD         ;
; JTAG_NEXUS_TDI ; JTAG_NEXUS_TCK ; -1.924 ; -2.024 ; Rise       ; JTAG_NEXUS_TCK  ;
; JTAG_NEXUS_TMS ; JTAG_NEXUS_TCK ; -2.010 ; -2.102 ; Rise       ; JTAG_NEXUS_TCK  ;
+----------------+----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------+----------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+----------------+--------+--------+------------+-----------------+
; HA[*]          ; CLK_BRD        ; 10.585 ; 9.995  ; Rise       ; CLK_BRD         ;
;  HA[12]        ; CLK_BRD        ; 10.334 ; 9.843  ; Rise       ; CLK_BRD         ;
;  HA[13]        ; CLK_BRD        ; 9.484  ; 9.040  ; Rise       ; CLK_BRD         ;
;  HA[14]        ; CLK_BRD        ; 9.475  ; 8.926  ; Rise       ; CLK_BRD         ;
;  HA[15]        ; CLK_BRD        ; 8.278  ; 8.048  ; Rise       ; CLK_BRD         ;
;  HA[16]        ; CLK_BRD        ; 10.585 ; 9.995  ; Rise       ; CLK_BRD         ;
;  HA[17]        ; CLK_BRD        ; 10.254 ; 9.322  ; Rise       ; CLK_BRD         ;
;  HA[18]        ; CLK_BRD        ; 9.281  ; 9.208  ; Rise       ; CLK_BRD         ;
;  HA[19]        ; CLK_BRD        ; 8.410  ; 8.224  ; Rise       ; CLK_BRD         ;
; LED_B[*]       ; CLK_BRD        ; 9.659  ; 9.472  ; Rise       ; CLK_BRD         ;
;  LED_B[0]      ; CLK_BRD        ; 7.731  ; 7.498  ; Rise       ; CLK_BRD         ;
;  LED_B[1]      ; CLK_BRD        ; 8.484  ; 7.997  ; Rise       ; CLK_BRD         ;
;  LED_B[2]      ; CLK_BRD        ; 9.659  ; 9.472  ; Rise       ; CLK_BRD         ;
;  LED_B[3]      ; CLK_BRD        ; 8.664  ; 8.111  ; Rise       ; CLK_BRD         ;
;  LED_B[4]      ; CLK_BRD        ; 8.952  ; 8.481  ; Rise       ; CLK_BRD         ;
;  LED_B[5]      ; CLK_BRD        ; 8.358  ; 8.039  ; Rise       ; CLK_BRD         ;
;  LED_B[6]      ; CLK_BRD        ; 9.330  ; 8.573  ; Rise       ; CLK_BRD         ;
;  LED_B[7]      ; CLK_BRD        ; 8.341  ; 7.975  ; Rise       ; CLK_BRD         ;
; LED_G[*]       ; CLK_BRD        ; 9.885  ; 9.536  ; Rise       ; CLK_BRD         ;
;  LED_G[0]      ; CLK_BRD        ; 8.469  ; 8.185  ; Rise       ; CLK_BRD         ;
;  LED_G[1]      ; CLK_BRD        ; 8.250  ; 8.023  ; Rise       ; CLK_BRD         ;
;  LED_G[2]      ; CLK_BRD        ; 9.885  ; 9.536  ; Rise       ; CLK_BRD         ;
;  LED_G[3]      ; CLK_BRD        ; 9.019  ; 8.542  ; Rise       ; CLK_BRD         ;
;  LED_G[4]      ; CLK_BRD        ; 9.237  ; 8.732  ; Rise       ; CLK_BRD         ;
;  LED_G[5]      ; CLK_BRD        ; 7.530  ; 7.271  ; Rise       ; CLK_BRD         ;
;  LED_G[6]      ; CLK_BRD        ; 9.160  ; 8.553  ; Rise       ; CLK_BRD         ;
;  LED_G[7]      ; CLK_BRD        ; 9.320  ; 8.595  ; Rise       ; CLK_BRD         ;
; LED_R[*]       ; CLK_BRD        ; 9.832  ; 9.297  ; Rise       ; CLK_BRD         ;
;  LED_R[0]      ; CLK_BRD        ; 7.956  ; 7.607  ; Rise       ; CLK_BRD         ;
;  LED_R[1]      ; CLK_BRD        ; 8.294  ; 7.895  ; Rise       ; CLK_BRD         ;
;  LED_R[2]      ; CLK_BRD        ; 7.781  ; 7.435  ; Rise       ; CLK_BRD         ;
;  LED_R[3]      ; CLK_BRD        ; 8.420  ; 8.139  ; Rise       ; CLK_BRD         ;
;  LED_R[4]      ; CLK_BRD        ; 7.616  ; 7.419  ; Rise       ; CLK_BRD         ;
;  LED_R[5]      ; CLK_BRD        ; 9.729  ; 9.297  ; Rise       ; CLK_BRD         ;
;  LED_R[6]      ; CLK_BRD        ; 9.832  ; 9.135  ; Rise       ; CLK_BRD         ;
;  LED_R[7]      ; CLK_BRD        ; 8.254  ; 7.872  ; Rise       ; CLK_BRD         ;
; MIDI_TX        ; CLK_BRD        ; 9.500  ; 9.055  ; Rise       ; CLK_BRD         ;
; SRAM0_A[*]     ; CLK_BRD        ; 18.490 ; 18.321 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[0]    ; CLK_BRD        ; 17.115 ; 16.615 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[1]    ; CLK_BRD        ; 16.710 ; 16.071 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[2]    ; CLK_BRD        ; 15.646 ; 15.377 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[3]    ; CLK_BRD        ; 16.765 ; 16.227 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[4]    ; CLK_BRD        ; 16.619 ; 16.149 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[5]    ; CLK_BRD        ; 17.640 ; 17.173 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[6]    ; CLK_BRD        ; 17.073 ; 16.697 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[7]    ; CLK_BRD        ; 18.490 ; 18.321 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[8]    ; CLK_BRD        ; 16.224 ; 15.967 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[9]    ; CLK_BRD        ; 18.188 ; 17.779 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[10]   ; CLK_BRD        ; 17.459 ; 17.084 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[11]   ; CLK_BRD        ; 16.889 ; 16.584 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[12]   ; CLK_BRD        ; 16.490 ; 16.077 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[13]   ; CLK_BRD        ; 15.587 ; 15.411 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[14]   ; CLK_BRD        ; 18.205 ; 17.738 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[15]   ; CLK_BRD        ; 16.622 ; 16.247 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[16]   ; CLK_BRD        ; 15.928 ; 15.593 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[17]   ; CLK_BRD        ; 16.129 ; 15.804 ; Rise       ; CLK_BRD         ;
; SRAM0_D[*]     ; CLK_BRD        ; 10.291 ; 9.769  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[0]    ; CLK_BRD        ; 7.150  ; 6.960  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[1]    ; CLK_BRD        ; 8.491  ; 7.974  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[2]    ; CLK_BRD        ; 8.605  ; 8.219  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[3]    ; CLK_BRD        ; 7.029  ; 6.757  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[4]    ; CLK_BRD        ; 8.533  ; 8.074  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[5]    ; CLK_BRD        ; 8.437  ; 7.907  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[6]    ; CLK_BRD        ; 10.291 ; 9.769  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[7]    ; CLK_BRD        ; 7.506  ; 7.219  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[8]    ; CLK_BRD        ; 7.367  ; 7.180  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[9]    ; CLK_BRD        ; 7.754  ; 7.513  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[10]   ; CLK_BRD        ; 8.568  ; 8.153  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[11]   ; CLK_BRD        ; 7.942  ; 7.640  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[12]   ; CLK_BRD        ; 7.949  ; 7.637  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[13]   ; CLK_BRD        ; 7.470  ; 7.187  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[14]   ; CLK_BRD        ; 7.685  ; 7.368  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[15]   ; CLK_BRD        ; 7.120  ; 6.909  ; Rise       ; CLK_BRD         ;
; SRAM0_E        ; CLK_BRD        ; 22.222 ; 20.951 ; Rise       ; CLK_BRD         ;
; SRAM0_LB       ; CLK_BRD        ; 20.555 ; 20.311 ; Rise       ; CLK_BRD         ;
; SRAM0_OE       ; CLK_BRD        ; 19.875 ; 19.758 ; Rise       ; CLK_BRD         ;
; SRAM0_UB       ; CLK_BRD        ; 20.348 ; 20.170 ; Rise       ; CLK_BRD         ;
; SRAM0_W        ; CLK_BRD        ; 7.753  ; 8.023  ; Rise       ; CLK_BRD         ;
; SRAM1_A[*]     ; CLK_BRD        ; 17.878 ; 17.567 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[0]    ; CLK_BRD        ; 15.857 ; 15.575 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[1]    ; CLK_BRD        ; 17.878 ; 17.525 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[2]    ; CLK_BRD        ; 16.008 ; 15.617 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[3]    ; CLK_BRD        ; 16.253 ; 15.837 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[4]    ; CLK_BRD        ; 16.634 ; 16.203 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[5]    ; CLK_BRD        ; 16.873 ; 16.474 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[6]    ; CLK_BRD        ; 17.721 ; 17.567 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[7]    ; CLK_BRD        ; 17.307 ; 17.008 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[8]    ; CLK_BRD        ; 15.664 ; 15.510 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[9]    ; CLK_BRD        ; 17.242 ; 16.820 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[10]   ; CLK_BRD        ; 17.481 ; 17.116 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[11]   ; CLK_BRD        ; 16.865 ; 16.543 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[12]   ; CLK_BRD        ; 17.835 ; 17.210 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[13]   ; CLK_BRD        ; 17.646 ; 17.466 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[14]   ; CLK_BRD        ; 16.645 ; 16.110 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[15]   ; CLK_BRD        ; 15.872 ; 15.557 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[16]   ; CLK_BRD        ; 15.807 ; 15.402 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[17]   ; CLK_BRD        ; 15.612 ; 15.239 ; Rise       ; CLK_BRD         ;
; SRAM1_D[*]     ; CLK_BRD        ; 9.736  ; 9.183  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[0]    ; CLK_BRD        ; 7.920  ; 7.504  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[1]    ; CLK_BRD        ; 8.296  ; 7.792  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[2]    ; CLK_BRD        ; 8.289  ; 7.922  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[3]    ; CLK_BRD        ; 7.633  ; 7.239  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[4]    ; CLK_BRD        ; 8.310  ; 7.801  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[5]    ; CLK_BRD        ; 8.545  ; 8.118  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[6]    ; CLK_BRD        ; 7.979  ; 7.659  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[7]    ; CLK_BRD        ; 9.736  ; 9.183  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[8]    ; CLK_BRD        ; 7.962  ; 7.630  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[9]    ; CLK_BRD        ; 8.212  ; 7.820  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[10]   ; CLK_BRD        ; 8.658  ; 8.121  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[11]   ; CLK_BRD        ; 7.664  ; 7.279  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[12]   ; CLK_BRD        ; 7.379  ; 7.035  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[13]   ; CLK_BRD        ; 8.284  ; 7.834  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[14]   ; CLK_BRD        ; 7.830  ; 7.547  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[15]   ; CLK_BRD        ; 8.216  ; 7.655  ; Rise       ; CLK_BRD         ;
; SRAM1_E        ; CLK_BRD        ; 22.997 ; 21.628 ; Rise       ; CLK_BRD         ;
; SRAM1_LB       ; CLK_BRD        ; 20.903 ; 20.556 ; Rise       ; CLK_BRD         ;
; SRAM1_OE       ; CLK_BRD        ; 19.893 ; 19.728 ; Rise       ; CLK_BRD         ;
; SRAM1_UB       ; CLK_BRD        ; 20.373 ; 20.207 ; Rise       ; CLK_BRD         ;
; SRAM1_W        ; CLK_BRD        ; 9.534  ; 9.698  ; Rise       ; CLK_BRD         ;
; JTAG_NEXUS_TDO ; JTAG_NEXUS_TCK ; 13.705 ; 13.290 ; Rise       ; JTAG_NEXUS_TCK  ;
+----------------+----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------+----------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+----------------+--------+--------+------------+-----------------+
; HA[*]          ; CLK_BRD        ; 8.081  ; 7.859  ; Rise       ; CLK_BRD         ;
;  HA[12]        ; CLK_BRD        ; 10.054 ; 9.581  ; Rise       ; CLK_BRD         ;
;  HA[13]        ; CLK_BRD        ; 9.237  ; 8.810  ; Rise       ; CLK_BRD         ;
;  HA[14]        ; CLK_BRD        ; 9.231  ; 8.701  ; Rise       ; CLK_BRD         ;
;  HA[15]        ; CLK_BRD        ; 8.081  ; 7.859  ; Rise       ; CLK_BRD         ;
;  HA[16]        ; CLK_BRD        ; 10.294 ; 9.726  ; Rise       ; CLK_BRD         ;
;  HA[17]        ; CLK_BRD        ; 9.972  ; 9.076  ; Rise       ; CLK_BRD         ;
;  HA[18]        ; CLK_BRD        ; 9.097  ; 9.031  ; Rise       ; CLK_BRD         ;
;  HA[19]        ; CLK_BRD        ; 8.208  ; 8.027  ; Rise       ; CLK_BRD         ;
; LED_B[*]       ; CLK_BRD        ; 7.557  ; 7.331  ; Rise       ; CLK_BRD         ;
;  LED_B[0]      ; CLK_BRD        ; 7.557  ; 7.331  ; Rise       ; CLK_BRD         ;
;  LED_B[1]      ; CLK_BRD        ; 8.279  ; 7.809  ; Rise       ; CLK_BRD         ;
;  LED_B[2]      ; CLK_BRD        ; 9.455  ; 9.278  ; Rise       ; CLK_BRD         ;
;  LED_B[3]      ; CLK_BRD        ; 8.447  ; 7.913  ; Rise       ; CLK_BRD         ;
;  LED_B[4]      ; CLK_BRD        ; 8.719  ; 8.264  ; Rise       ; CLK_BRD         ;
;  LED_B[5]      ; CLK_BRD        ; 8.149  ; 7.840  ; Rise       ; CLK_BRD         ;
;  LED_B[6]      ; CLK_BRD        ; 9.090  ; 8.362  ; Rise       ; CLK_BRD         ;
;  LED_B[7]      ; CLK_BRD        ; 8.141  ; 7.789  ; Rise       ; CLK_BRD         ;
; LED_G[*]       ; CLK_BRD        ; 7.355  ; 7.103  ; Rise       ; CLK_BRD         ;
;  LED_G[0]      ; CLK_BRD        ; 8.264  ; 7.990  ; Rise       ; CLK_BRD         ;
;  LED_G[1]      ; CLK_BRD        ; 8.053  ; 7.833  ; Rise       ; CLK_BRD         ;
;  LED_G[2]      ; CLK_BRD        ; 9.677  ; 9.345  ; Rise       ; CLK_BRD         ;
;  LED_G[3]      ; CLK_BRD        ; 8.793  ; 8.333  ; Rise       ; CLK_BRD         ;
;  LED_G[4]      ; CLK_BRD        ; 8.993  ; 8.504  ; Rise       ; CLK_BRD         ;
;  LED_G[5]      ; CLK_BRD        ; 7.355  ; 7.103  ; Rise       ; CLK_BRD         ;
;  LED_G[6]      ; CLK_BRD        ; 8.926  ; 8.342  ; Rise       ; CLK_BRD         ;
;  LED_G[7]      ; CLK_BRD        ; 9.080  ; 8.383  ; Rise       ; CLK_BRD         ;
; LED_R[*]       ; CLK_BRD        ; 7.436  ; 7.245  ; Rise       ; CLK_BRD         ;
;  LED_R[0]      ; CLK_BRD        ; 7.770  ; 7.434  ; Rise       ; CLK_BRD         ;
;  LED_R[1]      ; CLK_BRD        ; 8.097  ; 7.712  ; Rise       ; CLK_BRD         ;
;  LED_R[2]      ; CLK_BRD        ; 7.603  ; 7.269  ; Rise       ; CLK_BRD         ;
;  LED_R[3]      ; CLK_BRD        ; 8.217  ; 7.946  ; Rise       ; CLK_BRD         ;
;  LED_R[4]      ; CLK_BRD        ; 7.436  ; 7.245  ; Rise       ; CLK_BRD         ;
;  LED_R[5]      ; CLK_BRD        ; 9.465  ; 9.047  ; Rise       ; CLK_BRD         ;
;  LED_R[6]      ; CLK_BRD        ; 9.567  ; 8.896  ; Rise       ; CLK_BRD         ;
;  LED_R[7]      ; CLK_BRD        ; 8.057  ; 7.689  ; Rise       ; CLK_BRD         ;
; MIDI_TX        ; CLK_BRD        ; 9.246  ; 8.816  ; Rise       ; CLK_BRD         ;
; SRAM0_A[*]     ; CLK_BRD        ; 8.048  ; 7.646  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[0]    ; CLK_BRD        ; 9.703  ; 8.989  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[1]    ; CLK_BRD        ; 8.881  ; 8.183  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[2]    ; CLK_BRD        ; 8.048  ; 7.646  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[3]    ; CLK_BRD        ; 9.412  ; 8.612  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[4]    ; CLK_BRD        ; 8.651  ; 8.200  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[5]    ; CLK_BRD        ; 10.197 ; 9.421  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[6]    ; CLK_BRD        ; 9.296  ; 8.814  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[7]    ; CLK_BRD        ; 10.224 ; 9.902  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[8]    ; CLK_BRD        ; 8.625  ; 8.236  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[9]    ; CLK_BRD        ; 10.316 ; 9.876  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[10]   ; CLK_BRD        ; 9.146  ; 8.672  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[11]   ; CLK_BRD        ; 8.704  ; 8.284  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[12]   ; CLK_BRD        ; 9.143  ; 8.545  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[13]   ; CLK_BRD        ; 8.055  ; 7.690  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[14]   ; CLK_BRD        ; 11.654 ; 10.989 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[15]   ; CLK_BRD        ; 8.640  ; 8.141  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[16]   ; CLK_BRD        ; 8.226  ; 7.772  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[17]   ; CLK_BRD        ; 9.169  ; 8.664  ; Rise       ; CLK_BRD         ;
; SRAM0_D[*]     ; CLK_BRD        ; 6.872  ; 6.608  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[0]    ; CLK_BRD        ; 6.990  ; 6.804  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[1]    ; CLK_BRD        ; 8.278  ; 7.778  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[2]    ; CLK_BRD        ; 8.387  ; 8.013  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[3]    ; CLK_BRD        ; 6.872  ; 6.608  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[4]    ; CLK_BRD        ; 8.325  ; 7.883  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[5]    ; CLK_BRD        ; 8.232  ; 7.722  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[6]    ; CLK_BRD        ; 10.013 ; 9.511  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[7]    ; CLK_BRD        ; 7.338  ; 7.061  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[8]    ; CLK_BRD        ; 7.205  ; 7.024  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[9]    ; CLK_BRD        ; 7.578  ; 7.345  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[10]   ; CLK_BRD        ; 8.359  ; 7.959  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[11]   ; CLK_BRD        ; 7.758  ; 7.467  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[12]   ; CLK_BRD        ; 7.756  ; 7.454  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[13]   ; CLK_BRD        ; 7.298  ; 7.023  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[14]   ; CLK_BRD        ; 7.504  ; 7.197  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[15]   ; CLK_BRD        ; 6.961  ; 6.756  ; Rise       ; CLK_BRD         ;
; SRAM0_E        ; CLK_BRD        ; 9.605  ; 9.029  ; Rise       ; CLK_BRD         ;
; SRAM0_LB       ; CLK_BRD        ; 9.108  ; 8.750  ; Rise       ; CLK_BRD         ;
; SRAM0_OE       ; CLK_BRD        ; 9.193  ; 8.741  ; Rise       ; CLK_BRD         ;
; SRAM0_UB       ; CLK_BRD        ; 8.694  ; 8.384  ; Rise       ; CLK_BRD         ;
; SRAM0_W        ; CLK_BRD        ; 7.574  ; 7.835  ; Rise       ; CLK_BRD         ;
; SRAM1_A[*]     ; CLK_BRD        ; 7.919  ; 7.479  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[0]    ; CLK_BRD        ; 8.497  ; 7.992  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[1]    ; CLK_BRD        ; 10.061 ; 9.643  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[2]    ; CLK_BRD        ; 8.397  ; 7.877  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[3]    ; CLK_BRD        ; 8.920  ; 8.238  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[4]    ; CLK_BRD        ; 8.663  ; 8.250  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[5]    ; CLK_BRD        ; 9.460  ; 8.750  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[6]    ; CLK_BRD        ; 9.973  ; 9.708  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[7]    ; CLK_BRD        ; 9.033  ; 8.582  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[8]    ; CLK_BRD        ; 8.089  ; 7.798  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[9]    ; CLK_BRD        ; 9.410  ; 8.958  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[10]   ; CLK_BRD        ; 9.168  ; 8.703  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[11]   ; CLK_BRD        ; 8.681  ; 8.245  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[12]   ; CLK_BRD        ; 10.433 ; 9.633  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[13]   ; CLK_BRD        ; 10.084 ; 9.720  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[14]   ; CLK_BRD        ; 10.102 ; 9.367  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[15]   ; CLK_BRD        ; 7.919  ; 7.479  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[16]   ; CLK_BRD        ; 8.110  ; 7.588  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[17]   ; CLK_BRD        ; 8.673  ; 8.121  ; Rise       ; CLK_BRD         ;
; SRAM1_D[*]     ; CLK_BRD        ; 7.210  ; 6.877  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[0]    ; CLK_BRD        ; 7.728  ; 7.326  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[1]    ; CLK_BRD        ; 8.089  ; 7.602  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[2]    ; CLK_BRD        ; 8.084  ; 7.728  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[3]    ; CLK_BRD        ; 7.452  ; 7.071  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[4]    ; CLK_BRD        ; 8.102  ; 7.610  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[5]    ; CLK_BRD        ; 8.337  ; 7.925  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[6]    ; CLK_BRD        ; 7.793  ; 7.485  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[7]    ; CLK_BRD        ; 9.482  ; 8.949  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[8]    ; CLK_BRD        ; 7.777  ; 7.456  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[9]    ; CLK_BRD        ; 8.014  ; 7.635  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[10]   ; CLK_BRD        ; 8.445  ; 7.929  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[11]   ; CLK_BRD        ; 7.492  ; 7.121  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[12]   ; CLK_BRD        ; 7.210  ; 6.877  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[13]   ; CLK_BRD        ; 8.079  ; 7.645  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[14]   ; CLK_BRD        ; 7.644  ; 7.369  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[15]   ; CLK_BRD        ; 8.013  ; 7.472  ; Rise       ; CLK_BRD         ;
; SRAM1_E        ; CLK_BRD        ; 10.254 ; 9.728  ; Rise       ; CLK_BRD         ;
; SRAM1_LB       ; CLK_BRD        ; 9.315  ; 8.755  ; Rise       ; CLK_BRD         ;
; SRAM1_OE       ; CLK_BRD        ; 9.212  ; 8.713  ; Rise       ; CLK_BRD         ;
; SRAM1_UB       ; CLK_BRD        ; 8.714  ; 8.417  ; Rise       ; CLK_BRD         ;
; SRAM1_W        ; CLK_BRD        ; 9.343  ; 9.497  ; Rise       ; CLK_BRD         ;
; JTAG_NEXUS_TDO ; JTAG_NEXUS_TCK ; 8.684  ; 8.315  ; Rise       ; JTAG_NEXUS_TCK  ;
+----------------+----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SRAM0_D[*]   ; CLK_BRD    ; 18.944 ; 18.944 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[0]  ; CLK_BRD    ; 19.621 ; 19.621 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[1]  ; CLK_BRD    ; 21.057 ; 21.057 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[2]  ; CLK_BRD    ; 20.246 ; 20.246 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[3]  ; CLK_BRD    ; 19.561 ; 19.561 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[4]  ; CLK_BRD    ; 20.813 ; 20.813 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[5]  ; CLK_BRD    ; 21.471 ; 21.471 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[6]  ; CLK_BRD    ; 22.681 ; 22.681 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[7]  ; CLK_BRD    ; 21.914 ; 21.914 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[8]  ; CLK_BRD    ; 21.931 ; 21.931 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[9]  ; CLK_BRD    ; 21.544 ; 21.544 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[10] ; CLK_BRD    ; 20.813 ; 20.813 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[11] ; CLK_BRD    ; 21.526 ; 21.526 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[12] ; CLK_BRD    ; 21.392 ; 21.392 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[13] ; CLK_BRD    ; 18.944 ; 18.944 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[14] ; CLK_BRD    ; 19.897 ; 19.897 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[15] ; CLK_BRD    ; 19.877 ; 19.877 ; Rise       ; CLK_BRD         ;
; SRAM1_D[*]   ; CLK_BRD    ; 18.934 ; 18.934 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[0]  ; CLK_BRD    ; 19.195 ; 19.195 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[1]  ; CLK_BRD    ; 21.037 ; 21.037 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[2]  ; CLK_BRD    ; 20.090 ; 20.090 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[3]  ; CLK_BRD    ; 20.040 ; 20.040 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[4]  ; CLK_BRD    ; 21.037 ; 21.037 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[5]  ; CLK_BRD    ; 21.473 ; 21.473 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[6]  ; CLK_BRD    ; 21.501 ; 21.501 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[7]  ; CLK_BRD    ; 22.077 ; 22.077 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[8]  ; CLK_BRD    ; 21.534 ; 21.534 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[9]  ; CLK_BRD    ; 21.501 ; 21.501 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[10] ; CLK_BRD    ; 21.516 ; 21.516 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[11] ; CLK_BRD    ; 22.341 ; 22.341 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[12] ; CLK_BRD    ; 18.934 ; 18.934 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[13] ; CLK_BRD    ; 20.146 ; 20.146 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[14] ; CLK_BRD    ; 20.156 ; 20.156 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[15] ; CLK_BRD    ; 20.067 ; 20.067 ; Rise       ; CLK_BRD         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SRAM0_D[*]   ; CLK_BRD    ; 8.070  ; 8.063  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[0]  ; CLK_BRD    ; 8.719  ; 8.712  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[1]  ; CLK_BRD    ; 10.097 ; 10.090 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[2]  ; CLK_BRD    ; 9.319  ; 9.312  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[3]  ; CLK_BRD    ; 8.661  ; 8.654  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[4]  ; CLK_BRD    ; 9.873  ; 9.869  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[5]  ; CLK_BRD    ; 10.503 ; 10.499 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[6]  ; CLK_BRD    ; 11.666 ; 11.662 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[7]  ; CLK_BRD    ; 10.928 ; 10.924 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[8]  ; CLK_BRD    ; 10.945 ; 10.941 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[9]  ; CLK_BRD    ; 10.575 ; 10.571 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[10] ; CLK_BRD    ; 9.873  ; 9.869  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[11] ; CLK_BRD    ; 10.558 ; 10.554 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[12] ; CLK_BRD    ; 10.419 ; 10.412 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[13] ; CLK_BRD    ; 8.070  ; 8.063  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[14] ; CLK_BRD    ; 8.985  ; 8.978  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[15] ; CLK_BRD    ; 8.965  ; 8.958  ; Rise       ; CLK_BRD         ;
; SRAM1_D[*]   ; CLK_BRD    ; 8.060  ; 8.053  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[0]  ; CLK_BRD    ; 8.309  ; 8.302  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[1]  ; CLK_BRD    ; 10.077 ; 10.070 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[2]  ; CLK_BRD    ; 9.170  ; 9.163  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[3]  ; CLK_BRD    ; 9.120  ; 9.113  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[4]  ; CLK_BRD    ; 10.077 ; 10.070 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[5]  ; CLK_BRD    ; 10.506 ; 10.502 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[6]  ; CLK_BRD    ; 10.533 ; 10.529 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[7]  ; CLK_BRD    ; 11.087 ; 11.083 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[8]  ; CLK_BRD    ; 10.565 ; 10.561 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[9]  ; CLK_BRD    ; 10.533 ; 10.529 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[10] ; CLK_BRD    ; 10.548 ; 10.544 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[11] ; CLK_BRD    ; 11.340 ; 11.336 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[12] ; CLK_BRD    ; 8.060  ; 8.053  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[13] ; CLK_BRD    ; 9.224  ; 9.217  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[14] ; CLK_BRD    ; 9.234  ; 9.227  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[15] ; CLK_BRD    ; 9.147  ; 9.140  ; Rise       ; CLK_BRD         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM0_D[*]   ; CLK_BRD    ; 18.848    ; 18.981    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[0]  ; CLK_BRD    ; 19.392    ; 19.525    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[1]  ; CLK_BRD    ; 20.478    ; 20.611    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[2]  ; CLK_BRD    ; 19.904    ; 20.037    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[3]  ; CLK_BRD    ; 19.327    ; 19.460    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[4]  ; CLK_BRD    ; 20.334    ; 20.455    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[5]  ; CLK_BRD    ; 20.860    ; 20.981    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[6]  ; CLK_BRD    ; 21.968    ; 22.089    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[7]  ; CLK_BRD    ; 21.259    ; 21.380    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[8]  ; CLK_BRD    ; 21.249    ; 21.370    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[9]  ; CLK_BRD    ; 20.927    ; 21.048    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[10] ; CLK_BRD    ; 20.334    ; 20.455    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[11] ; CLK_BRD    ; 20.882    ; 21.003    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[12] ; CLK_BRD    ; 21.173    ; 21.306    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[13] ; CLK_BRD    ; 18.848    ; 18.981    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[14] ; CLK_BRD    ; 19.616    ; 19.749    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[15] ; CLK_BRD    ; 19.596    ; 19.729    ; Rise       ; CLK_BRD         ;
; SRAM1_D[*]   ; CLK_BRD    ; 18.838    ; 18.971    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[0]  ; CLK_BRD    ; 19.065    ; 19.198    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[1]  ; CLK_BRD    ; 20.458    ; 20.591    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[2]  ; CLK_BRD    ; 19.918    ; 20.051    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[3]  ; CLK_BRD    ; 19.868    ; 20.001    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[4]  ; CLK_BRD    ; 20.458    ; 20.591    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[5]  ; CLK_BRD    ; 20.834    ; 20.955    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[6]  ; CLK_BRD    ; 20.890    ; 21.011    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[7]  ; CLK_BRD    ; 21.765    ; 21.886    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[8]  ; CLK_BRD    ; 20.917    ; 21.038    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[9]  ; CLK_BRD    ; 20.890    ; 21.011    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[10] ; CLK_BRD    ; 20.872    ; 20.993    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[11] ; CLK_BRD    ; 21.638    ; 21.759    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[12] ; CLK_BRD    ; 18.838    ; 18.971    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[13] ; CLK_BRD    ; 19.969    ; 20.102    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[14] ; CLK_BRD    ; 19.979    ; 20.112    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[15] ; CLK_BRD    ; 19.893    ; 20.026    ; Rise       ; CLK_BRD         ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM0_D[*]   ; CLK_BRD    ; 7.761     ; 7.761     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[0]  ; CLK_BRD    ; 8.283     ; 8.283     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[1]  ; CLK_BRD    ; 9.325     ; 9.325     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[2]  ; CLK_BRD    ; 8.774     ; 8.774     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[3]  ; CLK_BRD    ; 8.220     ; 8.220     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[4]  ; CLK_BRD    ; 9.187     ; 9.187     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[5]  ; CLK_BRD    ; 9.691     ; 9.691     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[6]  ; CLK_BRD    ; 10.756    ; 10.756    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[7]  ; CLK_BRD    ; 10.074    ; 10.074    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[8]  ; CLK_BRD    ; 10.065    ; 10.065    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[9]  ; CLK_BRD    ; 9.757     ; 9.757     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[10] ; CLK_BRD    ; 9.187     ; 9.187     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[11] ; CLK_BRD    ; 9.714     ; 9.714     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[12] ; CLK_BRD    ; 9.991     ; 9.991     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[13] ; CLK_BRD    ; 7.761     ; 7.761     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[14] ; CLK_BRD    ; 8.498     ; 8.498     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[15] ; CLK_BRD    ; 8.478     ; 8.478     ; Rise       ; CLK_BRD         ;
; SRAM1_D[*]   ; CLK_BRD    ; 7.751     ; 7.751     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[0]  ; CLK_BRD    ; 7.967     ; 7.967     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[1]  ; CLK_BRD    ; 9.305     ; 9.305     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[2]  ; CLK_BRD    ; 8.788     ; 8.788     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[3]  ; CLK_BRD    ; 8.738     ; 8.738     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[4]  ; CLK_BRD    ; 9.305     ; 9.305     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[5]  ; CLK_BRD    ; 9.667     ; 9.667     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[6]  ; CLK_BRD    ; 9.721     ; 9.721     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[7]  ; CLK_BRD    ; 10.562    ; 10.562    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[8]  ; CLK_BRD    ; 9.747     ; 9.747     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[9]  ; CLK_BRD    ; 9.721     ; 9.721     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[10] ; CLK_BRD    ; 9.704     ; 9.704     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[11] ; CLK_BRD    ; 10.440    ; 10.440    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[12] ; CLK_BRD    ; 7.751     ; 7.751     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[13] ; CLK_BRD    ; 8.837     ; 8.837     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[14] ; CLK_BRD    ; 8.847     ; 8.847     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[15] ; CLK_BRD    ; 8.763     ; 8.763     ; Rise       ; CLK_BRD         ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------+
; Fast 1200mV 0C Model Setup Summary      ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; CLK_BRD        ; -6.780 ; -8897.039     ;
; JTAG_NEXUS_TCK ; -1.381 ; -301.210      ;
+----------------+--------+---------------+


+----------------------------------------+
; Fast 1200mV 0C Model Hold Summary      ;
+----------------+-------+---------------+
; Clock          ; Slack ; End Point TNS ;
+----------------+-------+---------------+
; JTAG_NEXUS_TCK ; 0.151 ; 0.000         ;
; CLK_BRD        ; 0.184 ; 0.000         ;
+----------------+-------+---------------+


+-----------------------------------------+
; Fast 1200mV 0C Model Recovery Summary   ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; JTAG_NEXUS_TCK ; -0.988 ; -14.492       ;
+----------------+--------+---------------+


+----------------------------------------+
; Fast 1200mV 0C Model Removal Summary   ;
+----------------+-------+---------------+
; Clock          ; Slack ; End Point TNS ;
+----------------+-------+---------------+
; JTAG_NEXUS_TCK ; 0.936 ; 0.000         ;
+----------------+-------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------------+--------+------------------------+
; Clock          ; Slack  ; End Point TNS          ;
+----------------+--------+------------------------+
; CLK_BRD        ; -3.000 ; -2544.990              ;
; JTAG_NEXUS_TCK ; -3.000 ; -372.854               ;
+----------------+--------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_BRD'                                                                                                                                                                                                                                                                                                                           ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                     ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.780 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_24         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.062     ; 7.705      ;
; -6.752 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_24         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.253     ; 7.486      ;
; -6.699 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_8          ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.061     ; 7.625      ;
; -6.671 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_8          ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.252     ; 7.406      ;
; -6.669 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_0   ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.010     ; 7.646      ;
; -6.651 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_1   ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.128      ; 7.766      ;
; -6.645 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_16         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.066     ; 7.566      ;
; -6.644 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_11         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.066     ; 7.565      ;
; -6.639 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_26         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.061     ; 7.565      ;
; -6.638 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_0                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_24         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.060     ; 7.565      ;
; -6.637 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_28         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.061     ; 7.563      ;
; -6.637 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_25         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.061     ; 7.563      ;
; -6.637 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_23         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.061     ; 7.563      ;
; -6.637 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_27         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.061     ; 7.563      ;
; -6.636 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_18         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.061     ; 7.562      ;
; -6.636 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_0   ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.004     ; 7.619      ;
; -6.624 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select3_Byte                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_24         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.055     ; 7.556      ;
; -6.623 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_0   ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.130      ; 7.740      ;
; -6.623 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_1   ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.063     ; 7.547      ;
; -6.617 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_17         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.061     ; 7.543      ;
; -6.617 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_16         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.257     ; 7.347      ;
; -6.616 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_11         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.257     ; 7.346      ;
; -6.614 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_31         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.061     ; 7.540      ;
; -6.614 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_6          ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.061     ; 7.540      ;
; -6.612 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_19         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.061     ; 7.538      ;
; -6.611 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_26         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.252     ; 7.346      ;
; -6.609 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_28         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.252     ; 7.344      ;
; -6.609 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_25         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.252     ; 7.344      ;
; -6.609 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_23         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.252     ; 7.344      ;
; -6.609 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_27         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.252     ; 7.344      ;
; -6.608 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_18         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.252     ; 7.343      ;
; -6.607 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_23  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.006     ; 7.588      ;
; -6.603 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_0          ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.063     ; 7.527      ;
; -6.599 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_1          ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.063     ; 7.523      ;
; -6.595 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_0   ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.061     ; 7.521      ;
; -6.589 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_17         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.252     ; 7.324      ;
; -6.586 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_31         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.252     ; 7.321      ;
; -6.586 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_6          ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.252     ; 7.321      ;
; -6.584 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_19         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.252     ; 7.319      ;
; -6.575 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_0          ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.254     ; 7.308      ;
; -6.574 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_23  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.000      ; 7.561      ;
; -6.571 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_1          ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.254     ; 7.304      ;
; -6.568 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_29         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.066     ; 7.489      ;
; -6.568 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_22  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.129      ; 7.684      ;
; -6.567 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_14         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.066     ; 7.488      ;
; -6.566 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_12         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.066     ; 7.487      ;
; -6.566 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_13         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.066     ; 7.487      ;
; -6.565 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_30         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.066     ; 7.486      ;
; -6.563 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_9          ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.066     ; 7.484      ;
; -6.562 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_2          ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.068     ; 7.481      ;
; -6.561 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_22         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.066     ; 7.482      ;
; -6.560 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_21         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.066     ; 7.481      ;
; -6.560 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_4          ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.068     ; 7.479      ;
; -6.558 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_10         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.066     ; 7.479      ;
; -6.557 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_20         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.068     ; 7.476      ;
; -6.557 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_7          ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.066     ; 7.478      ;
; -6.557 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_3          ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.068     ; 7.476      ;
; -6.557 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_0                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_8          ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.059     ; 7.485      ;
; -6.556 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_5          ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.068     ; 7.475      ;
; -6.555 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u1:Memory_CPU_u1_component|altsyncram:altsyncram_component|altsyncram_10j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_24         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.204     ; 7.338      ;
; -6.543 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select3_Byte                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_8          ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.054     ; 7.476      ;
; -6.540 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_29         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.257     ; 7.270      ;
; -6.540 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_22  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.062     ; 7.465      ;
; -6.539 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_14         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.257     ; 7.269      ;
; -6.538 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_23  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.134      ; 7.659      ;
; -6.538 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_12         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.257     ; 7.268      ;
; -6.538 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_13         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.257     ; 7.268      ;
; -6.537 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_30         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.257     ; 7.267      ;
; -6.535 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_19  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.131      ; 7.653      ;
; -6.535 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_9          ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.257     ; 7.265      ;
; -6.535 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_1   ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.012     ; 7.510      ;
; -6.534 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_2          ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.259     ; 7.262      ;
; -6.533 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_22         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.257     ; 7.263      ;
; -6.532 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_21         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.257     ; 7.262      ;
; -6.532 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_4          ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.259     ; 7.260      ;
; -6.530 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_10         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.257     ; 7.260      ;
; -6.529 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_21  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.134      ; 7.650      ;
; -6.529 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_20         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.259     ; 7.257      ;
; -6.529 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_7          ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.257     ; 7.259      ;
; -6.529 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_3          ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.259     ; 7.257      ;
; -6.528 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_5          ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.259     ; 7.256      ;
; -6.519 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_15         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.066     ; 7.440      ;
; -6.519 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_21  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.006     ; 7.500      ;
; -6.515 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_DoRegWrite ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.058     ; 7.444      ;
; -6.513 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_2   ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.116      ; 7.616      ;
; -6.510 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_23  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.057     ; 7.440      ;
; -6.509 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_0                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_1   ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.130      ; 7.626      ;
; -6.507 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_19  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.060     ; 7.434      ;
; -6.506 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u4:Memory_CPU_u4_component|altsyncram:altsyncram_component|altsyncram_40j2:auto_generated|ram_block1a0~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_16  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.187     ; 7.306      ;
; -6.503 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_0                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_16         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.064     ; 7.426      ;
; -6.502 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_0                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_11         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.064     ; 7.425      ;
; -6.502 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_1   ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.006     ; 7.483      ;
; -6.501 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select1_Half                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_21  ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.057     ; 7.431      ;
; -6.497 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_0                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_26         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.059     ; 7.425      ;
; -6.495 ; Memory_CPU:U_MIDIKBD_OB_CPU_SubPart_BootMemory|Memory_CPU_u3:Memory_CPU_u3_component|altsyncram:altsyncram_component|altsyncram_30j2:auto_generated|ram_block1a2~portb_we_reg ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_24         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.196     ; 7.286      ;
; -6.495 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Select3_Byte                                                                            ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_1   ; CLK_BRD      ; CLK_BRD     ; 1.000        ; 0.135      ; 7.617      ;
; -6.495 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_0                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_28         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.059     ; 7.423      ;
; -6.495 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_0                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_25         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.059     ; 7.423      ;
; -6.495 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_0                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_23         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.059     ; 7.423      ;
; -6.495 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_0                                                                      ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_27         ; CLK_BRD      ; CLK_BRD     ; 1.000        ; -0.059     ; 7.423      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'JTAG_NEXUS_TCK'                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                     ; To Node                                                                                                                                                                  ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+
; -1.381 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_5__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.306      ;
; -1.381 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_14__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.306      ;
; -1.381 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_12__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.306      ;
; -1.381 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_9__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.306      ;
; -1.381 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_8__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.306      ;
; -1.381 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_10__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.306      ;
; -1.381 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_7__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.306      ;
; -1.381 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_6__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.306      ;
; -1.381 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_13__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.306      ;
; -1.381 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_3__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.306      ;
; -1.381 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_2__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.306      ;
; -1.381 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_1__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.306      ;
; -1.381 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_4__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.306      ;
; -1.381 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_15__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.306      ;
; -1.381 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_11__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.306      ;
; -1.347 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_0__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.055     ; 2.279      ;
; -1.346 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_1__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|RegOut_23__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.271      ;
; -1.346 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_1__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|RegOut_27__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.271      ;
; -1.346 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_1__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|RegOut_4__Z          ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.271      ;
; -1.346 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_1__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|RegOut_30__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.271      ;
; -1.346 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_1__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|RegOut_31__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.271      ;
; -1.346 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_1__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|RegOut_28__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.271      ;
; -1.346 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_1__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|RegOut_29__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.271      ;
; -1.341 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_5__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.266      ;
; -1.341 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_14__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.266      ;
; -1.341 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_12__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.266      ;
; -1.341 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_9__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.266      ;
; -1.341 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_8__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.266      ;
; -1.341 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_10__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.266      ;
; -1.341 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_7__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.266      ;
; -1.341 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_6__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.266      ;
; -1.341 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_13__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.266      ;
; -1.341 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_3__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.266      ;
; -1.341 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_2__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.266      ;
; -1.341 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_1__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.266      ;
; -1.341 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_4__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.266      ;
; -1.341 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_15__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.266      ;
; -1.341 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_11__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.266      ;
; -1.337 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_5__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.055     ; 2.269      ;
; -1.337 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_14__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.055     ; 2.269      ;
; -1.337 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_12__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.055     ; 2.269      ;
; -1.337 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_9__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.055     ; 2.269      ;
; -1.337 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_8__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.055     ; 2.269      ;
; -1.337 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_10__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.055     ; 2.269      ;
; -1.337 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_7__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.055     ; 2.269      ;
; -1.337 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_6__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.055     ; 2.269      ;
; -1.337 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_13__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.055     ; 2.269      ;
; -1.337 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_3__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.055     ; 2.269      ;
; -1.337 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_2__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.055     ; 2.269      ;
; -1.337 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_1__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.055     ; 2.269      ;
; -1.337 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_4__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.055     ; 2.269      ;
; -1.337 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_15__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.055     ; 2.269      ;
; -1.337 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_11__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.055     ; 2.269      ;
; -1.334 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_1__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|RegOut_12__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.058     ; 2.263      ;
; -1.334 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_1__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|RegOut_9__Z          ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.058     ; 2.263      ;
; -1.334 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_1__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|RegOut_10__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.058     ; 2.263      ;
; -1.334 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_1__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|RegOut_22__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.058     ; 2.263      ;
; -1.334 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_1__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|RegOut_6__Z          ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.058     ; 2.263      ;
; -1.334 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_1__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|RegOut_11__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.058     ; 2.263      ;
; -1.326 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_3__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|RegOut_23__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.251      ;
; -1.326 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_3__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|RegOut_27__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.251      ;
; -1.326 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_3__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|RegOut_4__Z          ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.251      ;
; -1.326 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_3__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|RegOut_30__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.251      ;
; -1.326 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_3__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|RegOut_31__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.251      ;
; -1.326 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_3__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|RegOut_28__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.251      ;
; -1.326 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_3__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|RegOut_29__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.251      ;
; -1.314 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_3__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|RegOut_12__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.058     ; 2.243      ;
; -1.314 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_3__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|RegOut_9__Z          ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.058     ; 2.243      ;
; -1.314 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_3__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|RegOut_10__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.058     ; 2.243      ;
; -1.314 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_3__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|RegOut_22__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.058     ; 2.243      ;
; -1.314 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_3__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|RegOut_6__Z          ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.058     ; 2.243      ;
; -1.314 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_3__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|RegOut_11__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.058     ; 2.243      ;
; -1.314 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_17__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.058     ; 2.243      ;
; -1.314 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_16__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.058     ; 2.243      ;
; -1.314 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_20__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.058     ; 2.243      ;
; -1.314 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_26__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.058     ; 2.243      ;
; -1.314 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_25__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.058     ; 2.243      ;
; -1.314 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_24__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.058     ; 2.243      ;
; -1.314 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_19__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.058     ; 2.243      ;
; -1.314 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_18__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.058     ; 2.243      ;
; -1.314 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_23__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.058     ; 2.243      ;
; -1.314 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_22__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.058     ; 2.243      ;
; -1.314 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_21__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.058     ; 2.243      ;
; -1.314 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_29__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.058     ; 2.243      ;
; -1.314 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_28__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.058     ; 2.243      ;
; -1.314 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_27__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.058     ; 2.243      ;
; -1.314 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_31__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.058     ; 2.243      ;
; -1.314 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_30__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.058     ; 2.243      ;
; -1.307 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_0__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.055     ; 2.239      ;
; -1.303 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_0__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.048     ; 2.242      ;
; -1.278 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_5__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.203      ;
; -1.278 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_14__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.203      ;
; -1.278 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_12__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.203      ;
; -1.278 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_9__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.203      ;
; -1.278 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_8__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.203      ;
; -1.278 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_10__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.203      ;
; -1.278 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_7__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.203      ;
; -1.278 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_6__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.203      ;
; -1.278 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_13__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.203      ;
; -1.278 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_3__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.062     ; 2.203      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'JTAG_NEXUS_TCK'                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                ; To Node                                                                                                                                                                  ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+
; 0.151 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_TXBUFFER[6]                                                                                                  ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[6]                                          ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.106      ; 0.381      ;
; 0.158 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[3]                                                                                                    ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_3:RegisterStatus|sh_reg[3]                                                      ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.106      ; 0.388      ;
; 0.162 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[0]                                                                                                    ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_3:RegisterStatus|sh_reg_0                                                       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.106      ; 0.392      ;
; 0.163 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[7]                                                                                                    ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_3:RegisterStatus|sh_reg[5]                                                      ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.105      ; 0.392      ;
; 0.163 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[1]                                                                                                    ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_3:RegisterStatus|sh_reg[1]                                                      ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.106      ; 0.393      ;
; 0.165 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[7]                                                                                                    ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_3:RegisterStatus|sh_reg[7]                                                      ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.105      ; 0.394      ;
; 0.177 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|IsOffline                                                                                                       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[31]                                               ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.104      ; 0.405      ;
; 0.183 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_TXBUFFER[2]                                                                                                  ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[2]                                          ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.106      ; 0.413      ;
; 0.184 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_TXBUFFER[4]                                                                                                  ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[4]                                          ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.106      ; 0.414      ;
; 0.184 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_TXBUFFER[3]                                                                                                  ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[3]                                          ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.106      ; 0.414      ;
; 0.185 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z              ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z              ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z              ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z              ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_TXBUFFER[7]                                                                                                  ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[7]                                          ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.106      ; 0.415      ;
; 0.185 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_TXBUFFER[5]                                                                                                  ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[5]                                          ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.106      ; 0.415      ;
; 0.186 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_3__Z            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_3__Z            ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_2__Z            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_2__Z            ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_TXBUFFER[1]                                                                                                  ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[1]                                          ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.106      ; 0.417      ;
; 0.187 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_TXBUFFER[0]                                                                                                  ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg_0                                           ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.106      ; 0.417      ;
; 0.190 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[4]                                                ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[4]                                                ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.312      ;
; 0.191 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[18]                                     ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[17]                                     ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.313      ;
; 0.191 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[28]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[28]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.313      ;
; 0.191 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[19]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[19]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.313      ;
; 0.191 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[13]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[13]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.313      ;
; 0.192 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|sh_reg_2__Z                    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|sh_reg_1__Z                    ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|sh_reg_1__Z                    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|sh_reg_0__Z                    ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[13]                                     ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[12]                                     ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[6]                                      ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[5]                                      ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[1]                                      ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg_0                                       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[29]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[29]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[18]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[18]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[16]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[16]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[15]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[15]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[14]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[14]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.314      ;
; 0.193 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_1__Z            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_1__Z            ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z            ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[27]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[27]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[26]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[26]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[24]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[24]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[23]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[23]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[17]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[17]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.315      ;
; 0.193 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[1]                                                ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg_0                                                 ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.315      ;
; 0.194 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg[5]                                                      ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[5]                                                      ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[21]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[21]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[20]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[20]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[12]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[12]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.316      ;
; 0.195 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[25]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[25]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.037      ; 0.316      ;
; 0.196 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[22]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[22]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.037      ; 0.317      ;
; 0.202 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_18__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_17__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.324      ;
; 0.203 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|sh_ireg_2__Z                   ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|sh_ireg_1__Z                   ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.325      ;
; 0.203 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_19__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_18__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.325      ;
; 0.203 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_18__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_17__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.325      ;
; 0.203 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_17__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_16__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.325      ;
; 0.203 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_13__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_12__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.325      ;
; 0.203 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_6__Z         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_5__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.325      ;
; 0.203 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_1__Z         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_0__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.325      ;
; 0.203 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.325      ;
; 0.203 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[28]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[28]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.325      ;
; 0.203 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_21__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_20__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.325      ;
; 0.203 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_24__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_23__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.325      ;
; 0.203 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_22__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_21__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.325      ;
; 0.203 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_30__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_29__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.325      ;
; 0.203 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_5__Z  ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_4__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.325      ;
; 0.204 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_29__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_28__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.326      ;
; 0.204 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_26__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_25__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.326      ;
; 0.204 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_23__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_22__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.326      ;
; 0.204 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_20__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_19__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.326      ;
; 0.204 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_4__Z         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_3__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.326      ;
; 0.204 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg_1                                                       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[1]                                                      ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_17__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_16__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.326      ;
; 0.204 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_27__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_26__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.326      ;
; 0.204 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_20__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_19__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.326      ;
; 0.204 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_10__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_9__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.326      ;
; 0.204 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_11__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_10__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.326      ;
; 0.204 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_8__Z  ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_7__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.326      ;
; 0.204 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_7__Z  ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_6__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.326      ;
; 0.205 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_27__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_26__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.327      ;
; 0.205 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_24__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_23__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.327      ;
; 0.205 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_14__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_13__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.327      ;
; 0.205 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_9__Z         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_8__Z         ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.327      ;
; 0.205 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[20]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[20]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.037      ; 0.326      ;
; 0.205 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[12]                                               ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[12]                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.327      ;
; 0.205 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_13__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_12__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.327      ;
; 0.205 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_19__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_18__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.327      ;
; 0.205 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_2__Z  ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_1__Z  ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.327      ;
; 0.206 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_21__Z        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_20__Z        ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.328      ;
; 0.206 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_29__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_28__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.328      ;
; 0.206 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_12__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_11__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 0.328      ;
; 0.224 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_IF_ID:U_Regs_IF_ID|Reg_PC_19                                                                                ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_19__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.110      ; 0.458      ;
; 0.224 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_IF_ID:U_Regs_IF_ID|Reg_PC_27                                                                                ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_27__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.111      ; 0.459      ;
; 0.225 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Registers_SP:U_Registers_SP|DebugData_Value_25                                                                   ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_25__Z        ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.111      ; 0.460      ;
; 0.225 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_IF_ID:U_Regs_IF_ID|Reg_PC_23                                                                                ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_23__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.110      ; 0.459      ;
; 0.226 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Registers_SP:U_Registers_SP|DebugData_Value_2                                                                    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_2__Z         ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.111      ; 0.461      ;
; 0.227 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Registers_SP:U_Registers_SP|DebugData_Value_20                                                                   ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_20__Z        ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.110      ; 0.461      ;
; 0.227 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_IF_ID:U_Regs_IF_ID|Reg_PC_31                                                                                ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_31__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.110      ; 0.461      ;
; 0.230 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[29]                                     ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit|sh_reg[28]                                     ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.211      ; 0.525      ;
; 0.231 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Registers_SP:U_Registers_SP|DebugData_Value_27                                                                   ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_27__Z        ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.111      ; 0.466      ;
; 0.231 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_IF_ID:U_Regs_IF_ID|Reg_PC_24                                                                                ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_24__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.111      ; 0.466      ;
; 0.232 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Registers_SP:U_Registers_SP|DebugData_Value_3                                                                    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_3__Z         ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.111      ; 0.467      ;
; 0.232 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Regs_IF_ID:U_Regs_IF_ID|Reg_PC_11                                                                                ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_11__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.103      ; 0.459      ;
; 0.236 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|MCU_Top:U_MCU|Registers_SP:U_Registers_SP|DebugData_Value_5                                                                    ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_5__Z         ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.111      ; 0.471      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_BRD'                                                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                          ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.184 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_2|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_2|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_4|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_4|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_4|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_4|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[3]                              ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[3]                              ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[1]                              ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[1]                              ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_1|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_1|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[0]                              ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[0]                              ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_0|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_0|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_0|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_0|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_6|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_6|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_6|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_6|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_7|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_7|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_7|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_7|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.039      ; 0.307      ;
; 0.185 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txhead[0]           ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txhead[0]           ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txhead[1]           ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txhead[1]           ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txhead[2]           ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txhead[2]           ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txsize[1]           ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txsize[1]           ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txsize[2]           ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txsize[2]           ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txsize[3]           ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txsize[3]           ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txdiv[1]            ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txdiv[1]            ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txdiv[2]            ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txdiv[2]            ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txtail_0[1]         ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txtail_0[1]         ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txtail_0[2]         ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txtail_0[2]         ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txstate[3]          ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txstate[3]          ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txstate[2]          ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txstate[2]          ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txstate_i[4]        ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txstate_i[4]        ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txtail_0[0]         ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txtail_0[0]         ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txsize[0]           ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|txsize[0]           ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxdiv[1]            ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxdiv[1]            ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxdiv[2]            ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxdiv[2]            ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxtail_0[0]         ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxtail_0[0]         ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxhead[0]           ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxhead[0]           ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxhead[1]           ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxhead[1]           ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxhead[2]           ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxhead[2]           ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxhead[3]           ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxhead[3]           ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_2|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_2|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_G_2|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_G_2|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_G_2|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_G_2|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_G_2|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_G_2|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_G_2|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_G_2|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_2|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_2|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_2|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_2|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_2|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_2|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_B_2|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_B_2|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_2|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_2|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_B_2|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_B_2|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_B_2|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_B_2|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_R_2|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_R_2|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_R_2|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_R_2|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_R_2|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_R_2|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_R_2|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_R_2|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_R_2|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_R_2|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_R_2|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_R_2|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_4|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_4|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_4|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_4|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_4|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_4|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_B_4|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_B_4|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_B_4|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_B_4|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_B_4|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_B_4|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_4|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_4|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_4|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_4|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_4|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_4|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_G_4|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_G_4|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_G_4|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_G_4|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_R_4|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_R_4|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_R_4|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_R_4|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_R_4|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_R_4|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_R_4|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_R_4|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_R_4|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_R_4|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_R_4|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_R_4|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_R_4|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_R_4|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[7]                              ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|WB_STATUS[7]                              ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_R_5|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_R_5|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_R_5|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_R_5|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_R_5|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_R_5|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_R_5|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_R_5|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_R_5|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_R_5|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_R_5|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_R_5|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_R_5|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_R_5|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_5|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_5|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_5|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_5|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_G_5|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_G_5|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_5|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_G_5|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_G_5|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_G_5|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_B_5|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LG_B_5|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_B_5|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LH_B_5|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_5|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LE_B_5|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_B_5|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LF_B_5|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_5|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_5|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_5|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_5|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_5|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_5|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_5|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_5|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|intmask[5]          ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|intmask[5]          ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|IsOffline                                 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|IsOffline                                 ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|IsInstrumentOnline                        ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|IsInstrumentOnline                        ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxfrerr             ; WB_MIDI:U_MIDIKBD_OB_X_MIDI|MIDI:U_midi|WB_UART8_V2:SUB_MIDI|wb_uart:U_WB_UART|rxfrerr             ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_3|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_3|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_3|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LD_B_3|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_3|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_3|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_3|lpm_ff:ff1|dffs[0] ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_3|lpm_ff:ff1|dffs[0] ; CLK_BRD      ; CLK_BRD     ; 0.000        ; 0.038      ; 0.307      ;
+-------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'JTAG_NEXUS_TCK'                                                                                                                                                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                              ; To Node                                                                                                                                                           ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+
; -0.988 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.001     ; 1.954      ;
; -0.988 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.001     ; 1.954      ;
; -0.982 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.001     ; 1.948      ;
; -0.982 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.001     ; 1.948      ;
; -0.964 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.001     ; 1.930      ;
; -0.964 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.001     ; 1.930      ;
; -0.925 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.001     ; 1.891      ;
; -0.925 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.001     ; 1.891      ;
; -0.922 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.889      ;
; -0.922 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.889      ;
; -0.911 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.001     ; 1.877      ;
; -0.905 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.001     ; 1.871      ;
; -0.891 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.001     ; 1.857      ;
; -0.891 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.001     ; 1.857      ;
; -0.887 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.001     ; 1.853      ;
; -0.859 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.006     ; 1.820      ;
; -0.859 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.006     ; 1.820      ;
; -0.858 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.001     ; 1.824      ;
; -0.858 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.001     ; 1.824      ;
; -0.853 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.006     ; 1.814      ;
; -0.853 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.006     ; 1.814      ;
; -0.848 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.178      ; 1.993      ;
; -0.848 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.001     ; 1.814      ;
; -0.845 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.812      ;
; -0.842 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.178      ; 1.987      ;
; -0.835 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.006     ; 1.796      ;
; -0.835 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.006     ; 1.796      ;
; -0.824 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.178      ; 1.969      ;
; -0.814 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.001     ; 1.780      ;
; -0.811 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.001     ; 1.777      ;
; -0.805 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.001     ; 1.771      ;
; -0.803 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.001     ; 1.769      ;
; -0.803 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.001     ; 1.769      ;
; -0.796 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.006     ; 1.757      ;
; -0.796 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.006     ; 1.757      ;
; -0.793 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.005     ; 1.755      ;
; -0.793 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.005     ; 1.755      ;
; -0.787 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.001     ; 1.753      ;
; -0.785 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.178      ; 1.930      ;
; -0.782 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.179      ; 1.928      ;
; -0.781 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.001     ; 1.747      ;
; -0.762 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.006     ; 1.723      ;
; -0.762 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.006     ; 1.723      ;
; -0.751 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.178      ; 1.896      ;
; -0.748 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.001     ; 1.714      ;
; -0.745 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.712      ;
; -0.729 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.006     ; 1.690      ;
; -0.729 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.006     ; 1.690      ;
; -0.726 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.001     ; 1.692      ;
; -0.718 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.178      ; 1.863      ;
; -0.714 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.001     ; 1.680      ;
; -0.703 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.670      ;
; -0.703 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.670      ;
; -0.703 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.670      ;
; -0.703 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.670      ;
; -0.703 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.670      ;
; -0.703 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.670      ;
; -0.703 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.670      ;
; -0.703 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_6                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.670      ;
; -0.697 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.664      ;
; -0.697 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.664      ;
; -0.697 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.664      ;
; -0.697 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.664      ;
; -0.697 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.664      ;
; -0.697 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.664      ;
; -0.697 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.664      ;
; -0.697 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_7                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.664      ;
; -0.681 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.001     ; 1.647      ;
; -0.679 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.646      ;
; -0.679 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.646      ;
; -0.679 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.646      ;
; -0.679 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.646      ;
; -0.679 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.646      ;
; -0.679 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.646      ;
; -0.679 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.646      ;
; -0.679 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[5]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.646      ;
; -0.674 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.006     ; 1.635      ;
; -0.674 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; -0.006     ; 1.635      ;
; -0.663 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.178      ; 1.808      ;
; -0.651 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|reset_r                                                       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|up_ireg_i[0]                                                             ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.500        ; -0.426     ; 0.712      ;
; -0.651 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|reset_r                                                       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|up_ireg[2]                                                               ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.500        ; -0.426     ; 0.712      ;
; -0.651 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|reset_r                                                       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|up_ireg_0                                                                ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.500        ; -0.426     ; 0.712      ;
; -0.651 ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|reset_r                                                       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|up_ireg_2                                                                ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.500        ; -0.426     ; 0.712      ;
; -0.640 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.607      ;
; -0.640 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.607      ;
; -0.640 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.607      ;
; -0.640 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.607      ;
; -0.640 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.607      ;
; -0.640 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.607      ;
; -0.640 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.607      ;
; -0.640 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                        ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.000      ; 1.607      ;
; -0.637 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.001      ; 1.605      ;
; -0.637 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.001      ; 1.605      ;
; -0.637 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.001      ; 1.605      ;
; -0.637 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.001      ; 1.605      ;
; -0.637 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.001      ; 1.605      ;
; -0.637 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.001      ; 1.605      ;
; -0.637 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.001      ; 1.605      ;
; -0.637 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                         ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 1.000        ; 0.001      ; 1.605      ;
; -0.629 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 1.000        ; -0.039     ; 1.577      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'JTAG_NEXUS_TCK'                                                                                                                                                                                                                                                                                                                                                                    ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                  ; To Node                                                                                                                                                           ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+
; 0.936 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.058      ;
; 0.936 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.058      ;
; 0.936 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.058      ;
; 0.936 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.058      ;
; 0.936 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.058      ;
; 0.936 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.058      ;
; 0.936 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.058      ;
; 0.936 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.058      ;
; 0.968 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.090      ;
; 0.968 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.090      ;
; 0.968 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.090      ;
; 0.968 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.090      ;
; 0.968 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.090      ;
; 0.968 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.090      ;
; 0.968 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.090      ;
; 0.968 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.090      ;
; 1.018 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.235      ; 1.337      ;
; 1.028 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.150      ;
; 1.028 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.150      ;
; 1.028 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.150      ;
; 1.028 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.150      ;
; 1.028 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.150      ;
; 1.028 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.150      ;
; 1.028 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.150      ;
; 1.028 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.150      ;
; 1.028 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.235      ; 1.347      ;
; 1.036 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.037      ; 1.157      ;
; 1.038 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.160      ;
; 1.038 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.160      ;
; 1.038 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.160      ;
; 1.038 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.160      ;
; 1.038 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.160      ;
; 1.038 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.160      ;
; 1.038 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.160      ;
; 1.038 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.038      ; 1.160      ;
; 1.039 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.037      ; 1.160      ;
; 1.053 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.037      ; 1.174      ;
; 1.072 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.043      ; 1.199      ;
; 1.072 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.043      ; 1.199      ;
; 1.081 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.312      ;
; 1.081 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.312      ;
; 1.081 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.312      ;
; 1.081 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.312      ;
; 1.081 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.312      ;
; 1.081 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.312      ;
; 1.081 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.312      ;
; 1.081 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.312      ;
; 1.082 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.043      ; 1.209      ;
; 1.082 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.043      ; 1.209      ;
; 1.088 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.235      ; 1.407      ;
; 1.113 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.037      ; 1.234      ;
; 1.114 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.037      ; 1.235      ;
; 1.127 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.235      ; 1.446      ;
; 1.128 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.359      ;
; 1.128 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.359      ;
; 1.128 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.359      ;
; 1.128 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.359      ;
; 1.128 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.359      ;
; 1.128 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.359      ;
; 1.128 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.359      ;
; 1.128 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.359      ;
; 1.138 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.037      ; 1.259      ;
; 1.141 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.037      ; 1.262      ;
; 1.142 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.043      ; 1.269      ;
; 1.142 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.043      ; 1.269      ;
; 1.152 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.293      ; 1.569      ;
; 1.166 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_7__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.106      ; 1.396      ;
; 1.176 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.043      ; 1.303      ;
; 1.176 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.043      ; 1.303      ;
; 1.179 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.410      ;
; 1.179 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.410      ;
; 1.179 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.410      ;
; 1.179 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.410      ;
; 1.179 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.410      ;
; 1.179 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.410      ;
; 1.179 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.410      ;
; 1.179 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[4]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.410      ;
; 1.183 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.414      ;
; 1.183 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.414      ;
; 1.183 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.414      ;
; 1.183 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.414      ;
; 1.183 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.414      ;
; 1.183 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.414      ;
; 1.183 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.414      ;
; 1.183 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[2]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.414      ;
; 1.184 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_2__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_4__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.037      ; 1.305      ;
; 1.187 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.418      ;
; 1.187 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_6__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.418      ;
; 1.187 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_5__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.418      ;
; 1.187 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_4__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.418      ;
; 1.187 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_3__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.418      ;
; 1.187 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_2__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.418      ;
; 1.187 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_1__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.418      ;
; 1.187 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_0                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_0__Z ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.107      ; 1.418      ;
; 1.197 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.037      ; 1.318      ;
; 1.197 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_0__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.037      ; 1.318      ;
; 1.199 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter[3]                                                            ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_1__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.293      ; 1.616      ;
; 1.206 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_6__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.101      ; 1.431      ;
; 1.206 ; TSK3000A_MCU:U_MIDIKBD_OB_CPU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounter_1                                                             ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_5__Z       ; CLK_BRD        ; JTAG_NEXUS_TCK ; 0.000        ; 0.101      ; 1.431      ;
; 1.207 ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_3__Z     ; TSK3000A_OCDS:U_MIDIKBD_OB_CPU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_1_2__Z       ; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 0.000        ; 0.037      ; 1.328      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_BRD'                                                                                                                                              ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK_BRD ; Rise       ; CLK_BRD                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_0|lpm_ff:ff1|dffs[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_1|lpm_ff:ff1|dffs[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_2|lpm_ff:ff1|dffs[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_3|lpm_ff:ff1|dffs[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_4|lpm_ff:ff1|dffs[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_5|lpm_ff:ff1|dffs[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_6|lpm_ff:ff1|dffs[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_KEY_MATRIX:U_MIDIKBD_OB_KEY_MATRIX|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_scan_7|lpm_ff:ff1|dffs[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_B_0|lpm_ff:ff1|dffs[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_B_1|lpm_ff:ff1|dffs[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_B_2|lpm_ff:ff1|dffs[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_B_3|lpm_ff:ff1|dffs[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_B_4|lpm_ff:ff1|dffs[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_B_5|lpm_ff:ff1|dffs[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_B_6|lpm_ff:ff1|dffs[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_B_7|lpm_ff:ff1|dffs[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_G_0|lpm_ff:ff1|dffs[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_G_1|lpm_ff:ff1|dffs[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_G_2|lpm_ff:ff1|dffs[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_G_3|lpm_ff:ff1|dffs[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_G_4|lpm_ff:ff1|dffs[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_G_5|lpm_ff:ff1|dffs[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_G_6|lpm_ff:ff1|dffs[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_G_7|lpm_ff:ff1|dffs[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_R_0|lpm_ff:ff1|dffs[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_R_1|lpm_ff:ff1|dffs[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_R_2|lpm_ff:ff1|dffs[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_R_3|lpm_ff:ff1|dffs[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_R_4|lpm_ff:ff1|dffs[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_R_5|lpm_ff:ff1|dffs[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_R_6|lpm_ff:ff1|dffs[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:INST_LED_R_7|lpm_ff:ff1|dffs[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_0|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_1|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_2|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_3|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_4|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_5|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_6|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_B_7|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_0|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_1|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_2|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_3|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_4|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_5|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_6|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_G_7|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_R_0|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_R_1|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_R_2|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_R_3|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_R_4|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_R_5|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_R_6|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LA_R_7|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_0|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_1|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_2|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_3|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_4|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_5|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_6|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_B_7|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_0|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_1|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_2|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_3|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_4|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_5|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_6|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_G_7|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_R_0|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_R_1|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_R_2|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_R_3|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_R_4|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_R_5|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_R_6|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LB_R_7|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_0|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_1|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_2|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_3|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_4|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_5|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_6|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_B_7|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_G_0|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_G_1|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_G_2|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_G_3|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_G_4|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_G_5|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_G_6|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_G_7|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_R_0|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_R_1|lpm_ff:ff1|dffs[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK_BRD ; Rise       ; Configurable_LEDS:U_MIDIKBD_OB_LEDS|MIDIKBD__AltSyn_AltiumAlteraDffAsync:LC_R_2|lpm_ff:ff1|dffs[0]                  ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'JTAG_NEXUS_TCK'                                                                                                                                                           ;
+--------+--------------+----------------+------------+----------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock          ; Clock Edge ; Target                                                                                                                           ;
+--------+--------------+----------------+------------+----------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; JTAG_NEXUS_TCK ; Rise       ; JTAG_NEXUS_TCK                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_2:RegisterAcknowledge|sh_reg[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_2:RegisterAcknowledge|sh_reg_0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_2:RegisterAcknowledge|up_reg_0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_2:RegisterAcknowledge|up_reg_1            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[20]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[21]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[22]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[23]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[24]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[25]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[26]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[27]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[28]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[29]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[30]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[31]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg_0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[20]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[21]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[22]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[23]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[24]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[25]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[26]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[27]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[28]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[29]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[30]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg_28        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg_0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg_0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg_1               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg_2               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg_3               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg_4               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg_7               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg_0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|sh_reg[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|sh_reg[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|sh_reg[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|sh_reg[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|sh_reg[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|sh_reg[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|sh_reg[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|sh_reg_0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|up_reg_0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|up_reg_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; JTAG_NEXUS_TCK ; Rise       ; TERMINAL:U_MIDIKBD_OB_TERMINAL_1|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|up_reg_2  ;
+--------+--------------+----------------+------------+----------------+------------+----------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+----------------+----------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+----------------+-------+-------+------------+-----------------+
; MIDI_RX        ; CLK_BRD        ; 1.679 ; 2.419 ; Rise       ; CLK_BRD         ;
; SRAM0_D[*]     ; CLK_BRD        ; 2.269 ; 3.089 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[0]    ; CLK_BRD        ; 2.269 ; 3.089 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[1]    ; CLK_BRD        ; 1.942 ; 2.701 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[2]    ; CLK_BRD        ; 2.045 ; 2.818 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[3]    ; CLK_BRD        ; 2.090 ; 2.866 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[4]    ; CLK_BRD        ; 2.190 ; 2.930 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[5]    ; CLK_BRD        ; 1.969 ; 2.698 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[6]    ; CLK_BRD        ; 1.891 ; 2.602 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[7]    ; CLK_BRD        ; 2.166 ; 2.901 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[8]    ; CLK_BRD        ; 2.211 ; 2.972 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[9]    ; CLK_BRD        ; 2.227 ; 2.997 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[10]   ; CLK_BRD        ; 1.988 ; 2.710 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[11]   ; CLK_BRD        ; 2.221 ; 3.001 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[12]   ; CLK_BRD        ; 1.888 ; 2.650 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[13]   ; CLK_BRD        ; 1.738 ; 2.440 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[14]   ; CLK_BRD        ; 2.066 ; 2.820 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[15]   ; CLK_BRD        ; 1.889 ; 2.629 ; Rise       ; CLK_BRD         ;
; SRAM1_D[*]     ; CLK_BRD        ; 2.401 ; 3.187 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[0]    ; CLK_BRD        ; 1.877 ; 2.631 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[1]    ; CLK_BRD        ; 1.704 ; 2.450 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[2]    ; CLK_BRD        ; 2.090 ; 2.873 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[3]    ; CLK_BRD        ; 2.123 ; 2.891 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[4]    ; CLK_BRD        ; 2.103 ; 2.880 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[5]    ; CLK_BRD        ; 1.883 ; 2.626 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[6]    ; CLK_BRD        ; 2.244 ; 3.011 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[7]    ; CLK_BRD        ; 2.401 ; 3.187 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[8]    ; CLK_BRD        ; 2.316 ; 3.100 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[9]    ; CLK_BRD        ; 2.126 ; 2.911 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[10]   ; CLK_BRD        ; 2.070 ; 2.800 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[11]   ; CLK_BRD        ; 2.236 ; 2.993 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[12]   ; CLK_BRD        ; 2.033 ; 2.782 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[13]   ; CLK_BRD        ; 1.958 ; 2.722 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[14]   ; CLK_BRD        ; 2.099 ; 2.857 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[15]   ; CLK_BRD        ; 2.052 ; 2.819 ; Rise       ; CLK_BRD         ;
; SW_USER0       ; CLK_BRD        ; 2.238 ; 2.845 ; Rise       ; CLK_BRD         ;
; SW_USER1       ; CLK_BRD        ; 1.789 ; 2.376 ; Rise       ; CLK_BRD         ;
; SW_USER2       ; CLK_BRD        ; 2.058 ; 2.645 ; Rise       ; CLK_BRD         ;
; SW_USER3       ; CLK_BRD        ; 2.114 ; 2.735 ; Rise       ; CLK_BRD         ;
; SW_USER4       ; CLK_BRD        ; 1.943 ; 2.543 ; Rise       ; CLK_BRD         ;
; TEST_BUTTON    ; CLK_BRD        ; 2.714 ; 3.494 ; Rise       ; CLK_BRD         ;
; JTAG_NEXUS_TDI ; JTAG_NEXUS_TCK ; 1.846 ; 2.626 ; Rise       ; JTAG_NEXUS_TCK  ;
; JTAG_NEXUS_TMS ; JTAG_NEXUS_TCK ; 1.611 ; 2.304 ; Rise       ; JTAG_NEXUS_TCK  ;
+----------------+----------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+----------------+----------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+----------------+--------+--------+------------+-----------------+
; MIDI_RX        ; CLK_BRD        ; -1.434 ; -2.152 ; Rise       ; CLK_BRD         ;
; SRAM0_D[*]     ; CLK_BRD        ; -0.999 ; -1.618 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[0]    ; CLK_BRD        ; -1.090 ; -1.768 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[1]    ; CLK_BRD        ; -1.262 ; -1.960 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[2]    ; CLK_BRD        ; -1.142 ; -1.825 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[3]    ; CLK_BRD        ; -1.091 ; -1.775 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[4]    ; CLK_BRD        ; -1.648 ; -2.346 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[5]    ; CLK_BRD        ; -1.557 ; -2.258 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[6]    ; CLK_BRD        ; -0.999 ; -1.618 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[7]    ; CLK_BRD        ; -1.120 ; -1.765 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[8]    ; CLK_BRD        ; -1.193 ; -1.861 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[9]    ; CLK_BRD        ; -1.880 ; -2.638 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[10]   ; CLK_BRD        ; -1.131 ; -1.781 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[11]   ; CLK_BRD        ; -1.305 ; -1.996 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[12]   ; CLK_BRD        ; -1.013 ; -1.681 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[13]   ; CLK_BRD        ; -1.318 ; -1.999 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[14]   ; CLK_BRD        ; -1.193 ; -1.860 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[15]   ; CLK_BRD        ; -1.038 ; -1.695 ; Rise       ; CLK_BRD         ;
; SRAM1_D[*]     ; CLK_BRD        ; -0.907 ; -1.575 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[0]    ; CLK_BRD        ; -0.907 ; -1.575 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[1]    ; CLK_BRD        ; -1.225 ; -1.937 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[2]    ; CLK_BRD        ; -1.057 ; -1.733 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[3]    ; CLK_BRD        ; -1.107 ; -1.774 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[4]    ; CLK_BRD        ; -1.227 ; -1.923 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[5]    ; CLK_BRD        ; -1.385 ; -2.087 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[6]    ; CLK_BRD        ; -1.328 ; -1.988 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[7]    ; CLK_BRD        ; -1.223 ; -1.894 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[8]    ; CLK_BRD        ; -1.176 ; -1.837 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[9]    ; CLK_BRD        ; -1.239 ; -1.925 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[10]   ; CLK_BRD        ; -1.178 ; -1.841 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[11]   ; CLK_BRD        ; -1.224 ; -1.886 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[12]   ; CLK_BRD        ; -1.226 ; -1.904 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[13]   ; CLK_BRD        ; -1.097 ; -1.754 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[14]   ; CLK_BRD        ; -1.138 ; -1.816 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[15]   ; CLK_BRD        ; -1.175 ; -1.856 ; Rise       ; CLK_BRD         ;
; SW_USER0       ; CLK_BRD        ; -1.906 ; -2.518 ; Rise       ; CLK_BRD         ;
; SW_USER1       ; CLK_BRD        ; -1.484 ; -2.066 ; Rise       ; CLK_BRD         ;
; SW_USER2       ; CLK_BRD        ; -1.770 ; -2.363 ; Rise       ; CLK_BRD         ;
; SW_USER3       ; CLK_BRD        ; -1.786 ; -2.419 ; Rise       ; CLK_BRD         ;
; SW_USER4       ; CLK_BRD        ; -1.642 ; -2.249 ; Rise       ; CLK_BRD         ;
; TEST_BUTTON    ; CLK_BRD        ; -0.715 ; -1.352 ; Rise       ; CLK_BRD         ;
; JTAG_NEXUS_TDI ; JTAG_NEXUS_TCK ; -0.977 ; -1.646 ; Rise       ; JTAG_NEXUS_TCK  ;
; JTAG_NEXUS_TMS ; JTAG_NEXUS_TCK ; -0.993 ; -1.659 ; Rise       ; JTAG_NEXUS_TCK  ;
+----------------+----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------+----------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+----------------+--------+--------+------------+-----------------+
; HA[*]          ; CLK_BRD        ; 5.127  ; 5.433  ; Rise       ; CLK_BRD         ;
;  HA[12]        ; CLK_BRD        ; 5.038  ; 5.346  ; Rise       ; CLK_BRD         ;
;  HA[13]        ; CLK_BRD        ; 4.604  ; 4.858  ; Rise       ; CLK_BRD         ;
;  HA[14]        ; CLK_BRD        ; 4.603  ; 4.802  ; Rise       ; CLK_BRD         ;
;  HA[15]        ; CLK_BRD        ; 4.167  ; 4.328  ; Rise       ; CLK_BRD         ;
;  HA[16]        ; CLK_BRD        ; 5.127  ; 5.433  ; Rise       ; CLK_BRD         ;
;  HA[17]        ; CLK_BRD        ; 4.758  ; 5.000  ; Rise       ; CLK_BRD         ;
;  HA[18]        ; CLK_BRD        ; 4.784  ; 5.075  ; Rise       ; CLK_BRD         ;
;  HA[19]        ; CLK_BRD        ; 4.218  ; 4.406  ; Rise       ; CLK_BRD         ;
; LED_B[*]       ; CLK_BRD        ; 4.933  ; 5.220  ; Rise       ; CLK_BRD         ;
;  LED_B[0]      ; CLK_BRD        ; 3.880  ; 3.998  ; Rise       ; CLK_BRD         ;
;  LED_B[1]      ; CLK_BRD        ; 4.143  ; 4.266  ; Rise       ; CLK_BRD         ;
;  LED_B[2]      ; CLK_BRD        ; 4.933  ; 5.220  ; Rise       ; CLK_BRD         ;
;  LED_B[3]      ; CLK_BRD        ; 4.155  ; 4.338  ; Rise       ; CLK_BRD         ;
;  LED_B[4]      ; CLK_BRD        ; 4.330  ; 4.549  ; Rise       ; CLK_BRD         ;
;  LED_B[5]      ; CLK_BRD        ; 4.089  ; 4.286  ; Rise       ; CLK_BRD         ;
;  LED_B[6]      ; CLK_BRD        ; 4.457  ; 4.598  ; Rise       ; CLK_BRD         ;
;  LED_B[7]      ; CLK_BRD        ; 4.120  ; 4.269  ; Rise       ; CLK_BRD         ;
; LED_G[*]       ; CLK_BRD        ; 4.974  ; 5.266  ; Rise       ; CLK_BRD         ;
;  LED_G[0]      ; CLK_BRD        ; 4.213  ; 4.373  ; Rise       ; CLK_BRD         ;
;  LED_G[1]      ; CLK_BRD        ; 4.122  ; 4.273  ; Rise       ; CLK_BRD         ;
;  LED_G[2]      ; CLK_BRD        ; 4.974  ; 5.266  ; Rise       ; CLK_BRD         ;
;  LED_G[3]      ; CLK_BRD        ; 4.385  ; 4.576  ; Rise       ; CLK_BRD         ;
;  LED_G[4]      ; CLK_BRD        ; 4.463  ; 4.714  ; Rise       ; CLK_BRD         ;
;  LED_G[5]      ; CLK_BRD        ; 3.721  ; 3.852  ; Rise       ; CLK_BRD         ;
;  LED_G[6]      ; CLK_BRD        ; 4.428  ; 4.616  ; Rise       ; CLK_BRD         ;
;  LED_G[7]      ; CLK_BRD        ; 4.457  ; 4.615  ; Rise       ; CLK_BRD         ;
; LED_R[*]       ; CLK_BRD        ; 4.678  ; 4.959  ; Rise       ; CLK_BRD         ;
;  LED_R[0]      ; CLK_BRD        ; 3.926  ; 4.036  ; Rise       ; CLK_BRD         ;
;  LED_R[1]      ; CLK_BRD        ; 4.093  ; 4.211  ; Rise       ; CLK_BRD         ;
;  LED_R[2]      ; CLK_BRD        ; 3.851  ; 3.935  ; Rise       ; CLK_BRD         ;
;  LED_R[3]      ; CLK_BRD        ; 4.181  ; 4.344  ; Rise       ; CLK_BRD         ;
;  LED_R[4]      ; CLK_BRD        ; 3.749  ; 3.902  ; Rise       ; CLK_BRD         ;
;  LED_R[5]      ; CLK_BRD        ; 4.678  ; 4.959  ; Rise       ; CLK_BRD         ;
;  LED_R[6]      ; CLK_BRD        ; 4.660  ; 4.920  ; Rise       ; CLK_BRD         ;
;  LED_R[7]      ; CLK_BRD        ; 4.077  ; 4.214  ; Rise       ; CLK_BRD         ;
; MIDI_TX        ; CLK_BRD        ; 4.622  ; 4.871  ; Rise       ; CLK_BRD         ;
; SRAM0_A[*]     ; CLK_BRD        ; 8.997  ; 9.264  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[0]    ; CLK_BRD        ; 8.041  ; 8.169  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[1]    ; CLK_BRD        ; 7.788  ; 7.894  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[2]    ; CLK_BRD        ; 7.407  ; 7.455  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[3]    ; CLK_BRD        ; 7.854  ; 7.940  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[4]    ; CLK_BRD        ; 7.855  ; 7.968  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[5]    ; CLK_BRD        ; 8.378  ; 8.473  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[6]    ; CLK_BRD        ; 8.106  ; 8.219  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[7]    ; CLK_BRD        ; 8.997  ; 9.264  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[8]    ; CLK_BRD        ; 7.755  ; 7.827  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[9]    ; CLK_BRD        ; 8.645  ; 8.935  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[10]   ; CLK_BRD        ; 8.347  ; 8.441  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[11]   ; CLK_BRD        ; 8.062  ; 8.162  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[12]   ; CLK_BRD        ; 7.841  ; 7.907  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[13]   ; CLK_BRD        ; 7.464  ; 7.507  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[14]   ; CLK_BRD        ; 8.743  ; 8.993  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[15]   ; CLK_BRD        ; 7.862  ; 7.984  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[16]   ; CLK_BRD        ; 7.498  ; 7.568  ; Rise       ; CLK_BRD         ;
;  SRAM0_A[17]   ; CLK_BRD        ; 7.644  ; 7.767  ; Rise       ; CLK_BRD         ;
; SRAM0_D[*]     ; CLK_BRD        ; 5.012  ; 5.235  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[0]    ; CLK_BRD        ; 3.554  ; 3.636  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[1]    ; CLK_BRD        ; 4.091  ; 4.248  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[2]    ; CLK_BRD        ; 4.168  ; 4.368  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[3]    ; CLK_BRD        ; 3.469  ; 3.563  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[4]    ; CLK_BRD        ; 4.180  ; 4.293  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[5]    ; CLK_BRD        ; 4.105  ; 4.206  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[6]    ; CLK_BRD        ; 5.012  ; 5.235  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[7]    ; CLK_BRD        ; 3.723  ; 3.804  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[8]    ; CLK_BRD        ; 3.699  ; 3.798  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[9]    ; CLK_BRD        ; 3.883  ; 3.996  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[10]   ; CLK_BRD        ; 4.216  ; 4.350  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[11]   ; CLK_BRD        ; 3.975  ; 4.065  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[12]   ; CLK_BRD        ; 3.872  ; 4.044  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[13]   ; CLK_BRD        ; 3.668  ; 3.775  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[14]   ; CLK_BRD        ; 3.772  ; 3.879  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[15]   ; CLK_BRD        ; 3.504  ; 3.612  ; Rise       ; CLK_BRD         ;
; SRAM0_E        ; CLK_BRD        ; 10.169 ; 10.572 ; Rise       ; CLK_BRD         ;
; SRAM0_LB       ; CLK_BRD        ; 9.751  ; 9.802  ; Rise       ; CLK_BRD         ;
; SRAM0_OE       ; CLK_BRD        ; 9.542  ; 9.565  ; Rise       ; CLK_BRD         ;
; SRAM0_UB       ; CLK_BRD        ; 9.681  ; 9.719  ; Rise       ; CLK_BRD         ;
; SRAM0_W        ; CLK_BRD        ; 4.115  ; 3.993  ; Rise       ; CLK_BRD         ;
; SRAM1_A[*]     ; CLK_BRD        ; 8.644  ; 8.849  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[0]    ; CLK_BRD        ; 7.525  ; 7.572  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[1]    ; CLK_BRD        ; 8.644  ; 8.849  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[2]    ; CLK_BRD        ; 7.553  ; 7.622  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[3]    ; CLK_BRD        ; 7.658  ; 7.727  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[4]    ; CLK_BRD        ; 7.837  ; 7.969  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[5]    ; CLK_BRD        ; 8.012  ; 8.072  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[6]    ; CLK_BRD        ; 8.618  ; 8.835  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[7]    ; CLK_BRD        ; 8.258  ; 8.371  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[8]    ; CLK_BRD        ; 7.528  ; 7.579  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[9]    ; CLK_BRD        ; 8.213  ; 8.367  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[10]   ; CLK_BRD        ; 8.345  ; 8.450  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[11]   ; CLK_BRD        ; 8.042  ; 8.148  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[12]   ; CLK_BRD        ; 8.416  ; 8.538  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[13]   ; CLK_BRD        ; 8.544  ; 8.775  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[14]   ; CLK_BRD        ; 7.869  ; 7.953  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[15]   ; CLK_BRD        ; 7.509  ; 7.562  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[16]   ; CLK_BRD        ; 7.414  ; 7.460  ; Rise       ; CLK_BRD         ;
;  SRAM1_A[17]   ; CLK_BRD        ; 7.359  ; 7.455  ; Rise       ; CLK_BRD         ;
; SRAM1_D[*]     ; CLK_BRD        ; 4.713  ; 4.941  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[0]    ; CLK_BRD        ; 3.815  ; 3.922  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[1]    ; CLK_BRD        ; 3.989  ; 4.119  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[2]    ; CLK_BRD        ; 4.052  ; 4.203  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[3]    ; CLK_BRD        ; 3.693  ; 3.799  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[4]    ; CLK_BRD        ; 3.990  ; 4.121  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[5]    ; CLK_BRD        ; 4.197  ; 4.333  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[6]    ; CLK_BRD        ; 3.959  ; 4.085  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[7]    ; CLK_BRD        ; 4.713  ; 4.941  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[8]    ; CLK_BRD        ; 3.942  ; 4.052  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[9]    ; CLK_BRD        ; 3.995  ; 4.164  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[10]   ; CLK_BRD        ; 4.222  ; 4.364  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[11]   ; CLK_BRD        ; 3.783  ; 3.858  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[12]   ; CLK_BRD        ; 3.625  ; 3.738  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[13]   ; CLK_BRD        ; 4.030  ; 4.148  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[14]   ; CLK_BRD        ; 3.869  ; 3.983  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[15]   ; CLK_BRD        ; 3.897  ; 4.040  ; Rise       ; CLK_BRD         ;
; SRAM1_E        ; CLK_BRD        ; 10.511 ; 10.988 ; Rise       ; CLK_BRD         ;
; SRAM1_LB       ; CLK_BRD        ; 9.907  ; 9.966  ; Rise       ; CLK_BRD         ;
; SRAM1_OE       ; CLK_BRD        ; 9.530  ; 9.556  ; Rise       ; CLK_BRD         ;
; SRAM1_UB       ; CLK_BRD        ; 9.697  ; 9.752  ; Rise       ; CLK_BRD         ;
; SRAM1_W        ; CLK_BRD        ; 5.224  ; 4.940  ; Rise       ; CLK_BRD         ;
; JTAG_NEXUS_TDO ; JTAG_NEXUS_TCK ; 6.477  ; 6.719  ; Rise       ; JTAG_NEXUS_TCK  ;
+----------------+----------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+----------------+----------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+----------------+-------+-------+------------+-----------------+
; HA[*]          ; CLK_BRD        ; 4.069 ; 4.224 ; Rise       ; CLK_BRD         ;
;  HA[12]        ; CLK_BRD        ; 4.904 ; 5.200 ; Rise       ; CLK_BRD         ;
;  HA[13]        ; CLK_BRD        ; 4.488 ; 4.731 ; Rise       ; CLK_BRD         ;
;  HA[14]        ; CLK_BRD        ; 4.489 ; 4.679 ; Rise       ; CLK_BRD         ;
;  HA[15]        ; CLK_BRD        ; 4.069 ; 4.224 ; Rise       ; CLK_BRD         ;
;  HA[16]        ; CLK_BRD        ; 4.990 ; 5.283 ; Rise       ; CLK_BRD         ;
;  HA[17]        ; CLK_BRD        ; 4.631 ; 4.865 ; Rise       ; CLK_BRD         ;
;  HA[18]        ; CLK_BRD        ; 4.694 ; 4.978 ; Rise       ; CLK_BRD         ;
;  HA[19]        ; CLK_BRD        ; 4.119 ; 4.299 ; Rise       ; CLK_BRD         ;
; LED_B[*]       ; CLK_BRD        ; 3.794 ; 3.906 ; Rise       ; CLK_BRD         ;
;  LED_B[0]      ; CLK_BRD        ; 3.794 ; 3.906 ; Rise       ; CLK_BRD         ;
;  LED_B[1]      ; CLK_BRD        ; 4.046 ; 4.163 ; Rise       ; CLK_BRD         ;
;  LED_B[2]      ; CLK_BRD        ; 4.835 ; 5.113 ; Rise       ; CLK_BRD         ;
;  LED_B[3]      ; CLK_BRD        ; 4.054 ; 4.230 ; Rise       ; CLK_BRD         ;
;  LED_B[4]      ; CLK_BRD        ; 4.219 ; 4.429 ; Rise       ; CLK_BRD         ;
;  LED_B[5]      ; CLK_BRD        ; 3.987 ; 4.176 ; Rise       ; CLK_BRD         ;
;  LED_B[6]      ; CLK_BRD        ; 4.348 ; 4.482 ; Rise       ; CLK_BRD         ;
;  LED_B[7]      ; CLK_BRD        ; 4.025 ; 4.167 ; Rise       ; CLK_BRD         ;
; LED_G[*]       ; CLK_BRD        ; 3.635 ; 3.760 ; Rise       ; CLK_BRD         ;
;  LED_G[0]      ; CLK_BRD        ; 4.114 ; 4.267 ; Rise       ; CLK_BRD         ;
;  LED_G[1]      ; CLK_BRD        ; 4.027 ; 4.170 ; Rise       ; CLK_BRD         ;
;  LED_G[2]      ; CLK_BRD        ; 4.876 ; 5.161 ; Rise       ; CLK_BRD         ;
;  LED_G[3]      ; CLK_BRD        ; 4.278 ; 4.461 ; Rise       ; CLK_BRD         ;
;  LED_G[4]      ; CLK_BRD        ; 4.347 ; 4.587 ; Rise       ; CLK_BRD         ;
;  LED_G[5]      ; CLK_BRD        ; 3.635 ; 3.760 ; Rise       ; CLK_BRD         ;
;  LED_G[6]      ; CLK_BRD        ; 4.319 ; 4.499 ; Rise       ; CLK_BRD         ;
;  LED_G[7]      ; CLK_BRD        ; 4.348 ; 4.498 ; Rise       ; CLK_BRD         ;
; LED_R[*]       ; CLK_BRD        ; 3.661 ; 3.808 ; Rise       ; CLK_BRD         ;
;  LED_R[0]      ; CLK_BRD        ; 3.836 ; 3.942 ; Rise       ; CLK_BRD         ;
;  LED_R[1]      ; CLK_BRD        ; 3.999 ; 4.111 ; Rise       ; CLK_BRD         ;
;  LED_R[2]      ; CLK_BRD        ; 3.766 ; 3.846 ; Rise       ; CLK_BRD         ;
;  LED_R[3]      ; CLK_BRD        ; 4.082 ; 4.238 ; Rise       ; CLK_BRD         ;
;  LED_R[4]      ; CLK_BRD        ; 3.661 ; 3.808 ; Rise       ; CLK_BRD         ;
;  LED_R[5]      ; CLK_BRD        ; 4.552 ; 4.822 ; Rise       ; CLK_BRD         ;
;  LED_R[6]      ; CLK_BRD        ; 4.537 ; 4.787 ; Rise       ; CLK_BRD         ;
;  LED_R[7]      ; CLK_BRD        ; 3.982 ; 4.114 ; Rise       ; CLK_BRD         ;
; MIDI_TX        ; CLK_BRD        ; 4.500 ; 4.738 ; Rise       ; CLK_BRD         ;
; SRAM0_A[*]     ; CLK_BRD        ; 3.855 ; 3.979 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[0]    ; CLK_BRD        ; 4.554 ; 4.773 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[1]    ; CLK_BRD        ; 4.151 ; 4.290 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[2]    ; CLK_BRD        ; 3.855 ; 3.979 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[3]    ; CLK_BRD        ; 4.375 ; 4.551 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[4]    ; CLK_BRD        ; 4.173 ; 4.320 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[5]    ; CLK_BRD        ; 4.834 ; 5.025 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[6]    ; CLK_BRD        ; 4.476 ; 4.657 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[7]    ; CLK_BRD        ; 5.108 ; 5.437 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[8]    ; CLK_BRD        ; 4.199 ; 4.347 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[9]    ; CLK_BRD        ; 4.977 ; 5.304 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[10]   ; CLK_BRD        ; 4.416 ; 4.595 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[11]   ; CLK_BRD        ; 4.230 ; 4.381 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[12]   ; CLK_BRD        ; 4.383 ; 4.529 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[13]   ; CLK_BRD        ; 3.928 ; 4.040 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[14]   ; CLK_BRD        ; 5.653 ; 6.013 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[15]   ; CLK_BRD        ; 4.134 ; 4.323 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[16]   ; CLK_BRD        ; 3.898 ; 4.031 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[17]   ; CLK_BRD        ; 4.374 ; 4.578 ; Rise       ; CLK_BRD         ;
; SRAM0_D[*]     ; CLK_BRD        ; 3.393 ; 3.483 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[0]    ; CLK_BRD        ; 3.475 ; 3.553 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[1]    ; CLK_BRD        ; 3.989 ; 4.140 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[2]    ; CLK_BRD        ; 4.065 ; 4.257 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[3]    ; CLK_BRD        ; 3.393 ; 3.483 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[4]    ; CLK_BRD        ; 4.083 ; 4.191 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[5]    ; CLK_BRD        ; 4.010 ; 4.106 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[6]    ; CLK_BRD        ; 4.881 ; 5.096 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[7]    ; CLK_BRD        ; 3.643 ; 3.720 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[8]    ; CLK_BRD        ; 3.620 ; 3.714 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[9]    ; CLK_BRD        ; 3.797 ; 3.906 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[10]   ; CLK_BRD        ; 4.117 ; 4.245 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[11]   ; CLK_BRD        ; 3.886 ; 3.971 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[12]   ; CLK_BRD        ; 3.779 ; 3.944 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[13]   ; CLK_BRD        ; 3.585 ; 3.687 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[14]   ; CLK_BRD        ; 3.685 ; 3.787 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[15]   ; CLK_BRD        ; 3.426 ; 3.530 ; Rise       ; CLK_BRD         ;
; SRAM0_E        ; CLK_BRD        ; 4.505 ; 4.675 ; Rise       ; CLK_BRD         ;
; SRAM0_LB       ; CLK_BRD        ; 4.347 ; 4.427 ; Rise       ; CLK_BRD         ;
; SRAM0_OE       ; CLK_BRD        ; 4.448 ; 4.626 ; Rise       ; CLK_BRD         ;
; SRAM0_UB       ; CLK_BRD        ; 4.179 ; 4.238 ; Rise       ; CLK_BRD         ;
; SRAM0_W        ; CLK_BRD        ; 4.018 ; 3.901 ; Rise       ; CLK_BRD         ;
; SRAM1_A[*]     ; CLK_BRD        ; 3.795 ; 3.917 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[0]    ; CLK_BRD        ; 4.060 ; 4.201 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[1]    ; CLK_BRD        ; 5.010 ; 5.248 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[2]    ; CLK_BRD        ; 3.996 ; 4.140 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[3]    ; CLK_BRD        ; 4.189 ; 4.347 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[4]    ; CLK_BRD        ; 4.153 ; 4.319 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[5]    ; CLK_BRD        ; 4.483 ; 4.639 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[6]    ; CLK_BRD        ; 5.000 ; 5.287 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[7]    ; CLK_BRD        ; 4.365 ; 4.541 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[8]    ; CLK_BRD        ; 3.983 ; 4.109 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[9]    ; CLK_BRD        ; 4.564 ; 4.759 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[10]   ; CLK_BRD        ; 4.415 ; 4.605 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[11]   ; CLK_BRD        ; 4.210 ; 4.367 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[12]   ; CLK_BRD        ; 4.935 ; 5.134 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[13]   ; CLK_BRD        ; 4.997 ; 5.294 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[14]   ; CLK_BRD        ; 4.782 ; 4.976 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[15]   ; CLK_BRD        ; 3.795 ; 3.917 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[16]   ; CLK_BRD        ; 3.817 ; 3.928 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[17]   ; CLK_BRD        ; 4.101 ; 4.278 ; Rise       ; CLK_BRD         ;
; SRAM1_D[*]     ; CLK_BRD        ; 3.543 ; 3.651 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[0]    ; CLK_BRD        ; 3.724 ; 3.827 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[1]    ; CLK_BRD        ; 3.891 ; 4.016 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[2]    ; CLK_BRD        ; 3.954 ; 4.098 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[3]    ; CLK_BRD        ; 3.607 ; 3.709 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[4]    ; CLK_BRD        ; 3.892 ; 4.017 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[5]    ; CLK_BRD        ; 4.099 ; 4.228 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[6]    ; CLK_BRD        ; 3.870 ; 3.990 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[7]    ; CLK_BRD        ; 4.595 ; 4.814 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[8]    ; CLK_BRD        ; 3.854 ; 3.959 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[9]    ; CLK_BRD        ; 3.901 ; 4.064 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[10]   ; CLK_BRD        ; 4.123 ; 4.259 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[11]   ; CLK_BRD        ; 3.702 ; 3.774 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[12]   ; CLK_BRD        ; 3.543 ; 3.651 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[13]   ; CLK_BRD        ; 3.933 ; 4.045 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[14]   ; CLK_BRD        ; 3.778 ; 3.888 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[15]   ; CLK_BRD        ; 3.804 ; 3.940 ; Rise       ; CLK_BRD         ;
; SRAM1_E        ; CLK_BRD        ; 4.897 ; 5.005 ; Rise       ; CLK_BRD         ;
; SRAM1_LB       ; CLK_BRD        ; 4.395 ; 4.549 ; Rise       ; CLK_BRD         ;
; SRAM1_OE       ; CLK_BRD        ; 4.438 ; 4.619 ; Rise       ; CLK_BRD         ;
; SRAM1_UB       ; CLK_BRD        ; 4.195 ; 4.268 ; Rise       ; CLK_BRD         ;
; SRAM1_W        ; CLK_BRD        ; 5.120 ; 4.843 ; Rise       ; CLK_BRD         ;
; JTAG_NEXUS_TDO ; JTAG_NEXUS_TCK ; 4.217 ; 4.352 ; Rise       ; JTAG_NEXUS_TCK  ;
+----------------+----------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SRAM0_D[*]   ; CLK_BRD    ; 10.081 ; 10.078 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[0]  ; CLK_BRD    ; 10.339 ; 10.336 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[1]  ; CLK_BRD    ; 10.905 ; 10.902 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[2]  ; CLK_BRD    ; 10.610 ; 10.607 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[3]  ; CLK_BRD    ; 10.285 ; 10.282 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[4]  ; CLK_BRD    ; 10.837 ; 10.833 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[5]  ; CLK_BRD    ; 11.089 ; 11.085 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[6]  ; CLK_BRD    ; 11.683 ; 11.679 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[7]  ; CLK_BRD    ; 11.287 ; 11.283 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[8]  ; CLK_BRD    ; 11.292 ; 11.288 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[9]  ; CLK_BRD    ; 11.140 ; 11.136 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[10] ; CLK_BRD    ; 10.837 ; 10.833 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[11] ; CLK_BRD    ; 11.122 ; 11.118 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[12] ; CLK_BRD    ; 11.201 ; 11.198 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[13] ; CLK_BRD    ; 10.081 ; 10.078 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[14] ; CLK_BRD    ; 10.460 ; 10.457 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[15] ; CLK_BRD    ; 10.440 ; 10.437 ; Rise       ; CLK_BRD         ;
; SRAM1_D[*]   ; CLK_BRD    ; 10.071 ; 10.068 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[0]  ; CLK_BRD    ; 10.158 ; 10.155 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[1]  ; CLK_BRD    ; 10.885 ; 10.882 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[2]  ; CLK_BRD    ; 10.623 ; 10.620 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[3]  ; CLK_BRD    ; 10.573 ; 10.570 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[4]  ; CLK_BRD    ; 10.885 ; 10.882 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[5]  ; CLK_BRD    ; 11.081 ; 11.077 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[6]  ; CLK_BRD    ; 11.119 ; 11.115 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[7]  ; CLK_BRD    ; 11.542 ; 11.538 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[8]  ; CLK_BRD    ; 11.130 ; 11.126 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[9]  ; CLK_BRD    ; 11.119 ; 11.115 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[10] ; CLK_BRD    ; 11.112 ; 11.108 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[11] ; CLK_BRD    ; 11.510 ; 11.506 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[12] ; CLK_BRD    ; 10.071 ; 10.068 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[13] ; CLK_BRD    ; 10.645 ; 10.642 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[14] ; CLK_BRD    ; 10.655 ; 10.652 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[15] ; CLK_BRD    ; 10.589 ; 10.586 ; Rise       ; CLK_BRD         ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM0_D[*]   ; CLK_BRD    ; 4.159 ; 4.159 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[0]  ; CLK_BRD    ; 4.406 ; 4.406 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[1]  ; CLK_BRD    ; 4.949 ; 4.949 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[2]  ; CLK_BRD    ; 4.668 ; 4.668 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[3]  ; CLK_BRD    ; 4.354 ; 4.354 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[4]  ; CLK_BRD    ; 4.883 ; 4.883 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[5]  ; CLK_BRD    ; 5.123 ; 5.123 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[6]  ; CLK_BRD    ; 5.694 ; 5.694 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[7]  ; CLK_BRD    ; 5.313 ; 5.313 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[8]  ; CLK_BRD    ; 5.319 ; 5.319 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[9]  ; CLK_BRD    ; 5.173 ; 5.173 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[10] ; CLK_BRD    ; 4.883 ; 4.883 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[11] ; CLK_BRD    ; 5.157 ; 5.157 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[12] ; CLK_BRD    ; 5.233 ; 5.233 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[13] ; CLK_BRD    ; 4.159 ; 4.159 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[14] ; CLK_BRD    ; 4.523 ; 4.523 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[15] ; CLK_BRD    ; 4.503 ; 4.503 ; Rise       ; CLK_BRD         ;
; SRAM1_D[*]   ; CLK_BRD    ; 4.149 ; 4.149 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[0]  ; CLK_BRD    ; 4.232 ; 4.232 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[1]  ; CLK_BRD    ; 4.929 ; 4.929 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[2]  ; CLK_BRD    ; 4.680 ; 4.680 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[3]  ; CLK_BRD    ; 4.630 ; 4.630 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[4]  ; CLK_BRD    ; 4.929 ; 4.929 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[5]  ; CLK_BRD    ; 5.116 ; 5.116 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[6]  ; CLK_BRD    ; 5.153 ; 5.153 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[7]  ; CLK_BRD    ; 5.560 ; 5.560 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[8]  ; CLK_BRD    ; 5.163 ; 5.163 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[9]  ; CLK_BRD    ; 5.153 ; 5.153 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[10] ; CLK_BRD    ; 5.147 ; 5.147 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[11] ; CLK_BRD    ; 5.529 ; 5.529 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[12] ; CLK_BRD    ; 4.149 ; 4.149 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[13] ; CLK_BRD    ; 4.701 ; 4.701 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[14] ; CLK_BRD    ; 4.711 ; 4.711 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[15] ; CLK_BRD    ; 4.646 ; 4.646 ; Rise       ; CLK_BRD         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM0_D[*]   ; CLK_BRD    ; 10.079    ; 10.079    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[0]  ; CLK_BRD    ; 10.375    ; 10.375    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[1]  ; CLK_BRD    ; 11.003    ; 11.003    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[2]  ; CLK_BRD    ; 10.677    ; 10.677    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[3]  ; CLK_BRD    ; 10.315    ; 10.315    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[4]  ; CLK_BRD    ; 10.936    ; 10.936    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[5]  ; CLK_BRD    ; 11.218    ; 11.218    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[6]  ; CLK_BRD    ; 11.869    ; 11.869    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[7]  ; CLK_BRD    ; 11.448    ; 11.448    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[8]  ; CLK_BRD    ; 11.448    ; 11.448    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[9]  ; CLK_BRD    ; 11.274    ; 11.274    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[10] ; CLK_BRD    ; 10.936    ; 10.936    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[11] ; CLK_BRD    ; 11.246    ; 11.246    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[12] ; CLK_BRD    ; 11.410    ; 11.410    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[13] ; CLK_BRD    ; 10.079    ; 10.079    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[14] ; CLK_BRD    ; 10.512    ; 10.512    ; Rise       ; CLK_BRD         ;
;  SRAM0_D[15] ; CLK_BRD    ; 10.492    ; 10.492    ; Rise       ; CLK_BRD         ;
; SRAM1_D[*]   ; CLK_BRD    ; 10.069    ; 10.069    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[0]  ; CLK_BRD    ; 10.163    ; 10.163    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[1]  ; CLK_BRD    ; 10.983    ; 10.983    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[2]  ; CLK_BRD    ; 10.699    ; 10.699    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[3]  ; CLK_BRD    ; 10.649    ; 10.649    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[4]  ; CLK_BRD    ; 10.983    ; 10.983    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[5]  ; CLK_BRD    ; 11.208    ; 11.208    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[6]  ; CLK_BRD    ; 11.248    ; 11.248    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[7]  ; CLK_BRD    ; 11.768    ; 11.768    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[8]  ; CLK_BRD    ; 11.264    ; 11.264    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[9]  ; CLK_BRD    ; 11.248    ; 11.248    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[10] ; CLK_BRD    ; 11.236    ; 11.236    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[11] ; CLK_BRD    ; 11.685    ; 11.685    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[12] ; CLK_BRD    ; 10.069    ; 10.069    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[13] ; CLK_BRD    ; 10.727    ; 10.727    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[14] ; CLK_BRD    ; 10.737    ; 10.737    ; Rise       ; CLK_BRD         ;
;  SRAM1_D[15] ; CLK_BRD    ; 10.668    ; 10.668    ; Rise       ; CLK_BRD         ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM0_D[*]   ; CLK_BRD    ; 4.314     ; 4.380     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[0]  ; CLK_BRD    ; 4.597     ; 4.663     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[1]  ; CLK_BRD    ; 5.199     ; 5.265     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[2]  ; CLK_BRD    ; 4.888     ; 4.954     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[3]  ; CLK_BRD    ; 4.539     ; 4.605     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[4]  ; CLK_BRD    ; 5.134     ; 5.192     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[5]  ; CLK_BRD    ; 5.403     ; 5.461     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[6]  ; CLK_BRD    ; 6.030     ; 6.088     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[7]  ; CLK_BRD    ; 5.624     ; 5.682     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[8]  ; CLK_BRD    ; 5.624     ; 5.682     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[9]  ; CLK_BRD    ; 5.459     ; 5.517     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[10] ; CLK_BRD    ; 5.134     ; 5.192     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[11] ; CLK_BRD    ; 5.432     ; 5.490     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[12] ; CLK_BRD    ; 5.591     ; 5.657     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[13] ; CLK_BRD    ; 4.314     ; 4.380     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[14] ; CLK_BRD    ; 4.730     ; 4.796     ; Rise       ; CLK_BRD         ;
;  SRAM0_D[15] ; CLK_BRD    ; 4.710     ; 4.776     ; Rise       ; CLK_BRD         ;
; SRAM1_D[*]   ; CLK_BRD    ; 4.304     ; 4.370     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[0]  ; CLK_BRD    ; 4.393     ; 4.459     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[1]  ; CLK_BRD    ; 5.179     ; 5.245     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[2]  ; CLK_BRD    ; 4.909     ; 4.975     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[3]  ; CLK_BRD    ; 4.859     ; 4.925     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[4]  ; CLK_BRD    ; 5.179     ; 5.245     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[5]  ; CLK_BRD    ; 5.394     ; 5.452     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[6]  ; CLK_BRD    ; 5.433     ; 5.491     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[7]  ; CLK_BRD    ; 5.933     ; 5.991     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[8]  ; CLK_BRD    ; 5.449     ; 5.507     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[9]  ; CLK_BRD    ; 5.433     ; 5.491     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[10] ; CLK_BRD    ; 5.422     ; 5.480     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[11] ; CLK_BRD    ; 5.853     ; 5.911     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[12] ; CLK_BRD    ; 4.304     ; 4.370     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[13] ; CLK_BRD    ; 4.936     ; 5.002     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[14] ; CLK_BRD    ; 4.946     ; 5.012     ; Rise       ; CLK_BRD         ;
;  SRAM1_D[15] ; CLK_BRD    ; 4.878     ; 4.944     ; Rise       ; CLK_BRD         ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -17.404    ; 0.151 ; -3.479   ; 0.936   ; -4.000              ;
;  CLK_BRD         ; -17.404    ; 0.184 ; N/A      ; N/A     ; -4.000              ;
;  JTAG_NEXUS_TCK  ; -4.409     ; 0.151 ; -3.479   ; 0.936   ; -3.000              ;
; Design-wide TNS  ; -24508.663 ; 0.0   ; -50.131  ; 0.0     ; -4196.139           ;
;  CLK_BRD         ; -23412.955 ; 0.000 ; N/A      ; N/A     ; -3672.689           ;
;  JTAG_NEXUS_TCK  ; -1095.708  ; 0.000 ; -50.131  ; 0.000   ; -523.450            ;
+------------------+------------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+----------------+----------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+----------------+-------+-------+------------+-----------------+
; MIDI_RX        ; CLK_BRD        ; 3.675 ; 3.997 ; Rise       ; CLK_BRD         ;
; SRAM0_D[*]     ; CLK_BRD        ; 5.206 ; 5.389 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[0]    ; CLK_BRD        ; 5.206 ; 5.389 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[1]    ; CLK_BRD        ; 4.450 ; 4.578 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[2]    ; CLK_BRD        ; 4.724 ; 4.907 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[3]    ; CLK_BRD        ; 4.894 ; 5.052 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[4]    ; CLK_BRD        ; 5.081 ; 5.136 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[5]    ; CLK_BRD        ; 4.616 ; 4.705 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[6]    ; CLK_BRD        ; 4.435 ; 4.500 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[7]    ; CLK_BRD        ; 5.034 ; 5.137 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[8]    ; CLK_BRD        ; 5.106 ; 5.233 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[9]    ; CLK_BRD        ; 5.132 ; 5.240 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[10]   ; CLK_BRD        ; 4.632 ; 4.757 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[11]   ; CLK_BRD        ; 5.038 ; 5.244 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[12]   ; CLK_BRD        ; 4.382 ; 4.590 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[13]   ; CLK_BRD        ; 4.085 ; 4.193 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[14]   ; CLK_BRD        ; 4.726 ; 4.900 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[15]   ; CLK_BRD        ; 4.260 ; 4.508 ; Rise       ; CLK_BRD         ;
; SRAM1_D[*]     ; CLK_BRD        ; 5.539 ; 5.628 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[0]    ; CLK_BRD        ; 4.450 ; 4.552 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[1]    ; CLK_BRD        ; 3.933 ; 4.097 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[2]    ; CLK_BRD        ; 4.829 ; 5.048 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[3]    ; CLK_BRD        ; 4.945 ; 5.095 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[4]    ; CLK_BRD        ; 4.918 ; 5.048 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[5]    ; CLK_BRD        ; 4.345 ; 4.487 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[6]    ; CLK_BRD        ; 5.254 ; 5.346 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[7]    ; CLK_BRD        ; 5.539 ; 5.628 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[8]    ; CLK_BRD        ; 5.289 ; 5.416 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[9]    ; CLK_BRD        ; 4.875 ; 5.011 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[10]   ; CLK_BRD        ; 4.785 ; 4.928 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[11]   ; CLK_BRD        ; 5.202 ; 5.299 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[12]   ; CLK_BRD        ; 4.679 ; 4.840 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[13]   ; CLK_BRD        ; 4.520 ; 4.645 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[14]   ; CLK_BRD        ; 4.810 ; 4.936 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[15]   ; CLK_BRD        ; 4.764 ; 4.919 ; Rise       ; CLK_BRD         ;
; SW_USER0       ; CLK_BRD        ; 4.963 ; 5.334 ; Rise       ; CLK_BRD         ;
; SW_USER1       ; CLK_BRD        ; 4.015 ; 4.122 ; Rise       ; CLK_BRD         ;
; SW_USER2       ; CLK_BRD        ; 4.616 ; 4.851 ; Rise       ; CLK_BRD         ;
; SW_USER3       ; CLK_BRD        ; 4.804 ; 5.004 ; Rise       ; CLK_BRD         ;
; SW_USER4       ; CLK_BRD        ; 4.363 ; 4.615 ; Rise       ; CLK_BRD         ;
; TEST_BUTTON    ; CLK_BRD        ; 6.378 ; 6.453 ; Rise       ; CLK_BRD         ;
; JTAG_NEXUS_TDI ; JTAG_NEXUS_TCK ; 4.255 ; 4.548 ; Rise       ; JTAG_NEXUS_TCK  ;
; JTAG_NEXUS_TMS ; JTAG_NEXUS_TCK ; 3.619 ; 3.929 ; Rise       ; JTAG_NEXUS_TCK  ;
+----------------+----------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+----------------+----------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+----------------+--------+--------+------------+-----------------+
; MIDI_RX        ; CLK_BRD        ; -1.434 ; -2.152 ; Rise       ; CLK_BRD         ;
; SRAM0_D[*]     ; CLK_BRD        ; -0.999 ; -1.618 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[0]    ; CLK_BRD        ; -1.090 ; -1.768 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[1]    ; CLK_BRD        ; -1.262 ; -1.960 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[2]    ; CLK_BRD        ; -1.142 ; -1.825 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[3]    ; CLK_BRD        ; -1.091 ; -1.775 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[4]    ; CLK_BRD        ; -1.648 ; -2.346 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[5]    ; CLK_BRD        ; -1.557 ; -2.258 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[6]    ; CLK_BRD        ; -0.999 ; -1.618 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[7]    ; CLK_BRD        ; -1.120 ; -1.765 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[8]    ; CLK_BRD        ; -1.193 ; -1.861 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[9]    ; CLK_BRD        ; -1.880 ; -2.638 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[10]   ; CLK_BRD        ; -1.131 ; -1.781 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[11]   ; CLK_BRD        ; -1.305 ; -1.996 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[12]   ; CLK_BRD        ; -1.013 ; -1.681 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[13]   ; CLK_BRD        ; -1.318 ; -1.999 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[14]   ; CLK_BRD        ; -1.193 ; -1.860 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[15]   ; CLK_BRD        ; -1.038 ; -1.695 ; Rise       ; CLK_BRD         ;
; SRAM1_D[*]     ; CLK_BRD        ; -0.907 ; -1.575 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[0]    ; CLK_BRD        ; -0.907 ; -1.575 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[1]    ; CLK_BRD        ; -1.225 ; -1.937 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[2]    ; CLK_BRD        ; -1.057 ; -1.733 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[3]    ; CLK_BRD        ; -1.107 ; -1.774 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[4]    ; CLK_BRD        ; -1.227 ; -1.923 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[5]    ; CLK_BRD        ; -1.385 ; -2.087 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[6]    ; CLK_BRD        ; -1.328 ; -1.988 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[7]    ; CLK_BRD        ; -1.223 ; -1.894 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[8]    ; CLK_BRD        ; -1.176 ; -1.837 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[9]    ; CLK_BRD        ; -1.239 ; -1.925 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[10]   ; CLK_BRD        ; -1.178 ; -1.841 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[11]   ; CLK_BRD        ; -1.224 ; -1.886 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[12]   ; CLK_BRD        ; -1.226 ; -1.904 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[13]   ; CLK_BRD        ; -1.097 ; -1.754 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[14]   ; CLK_BRD        ; -1.138 ; -1.816 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[15]   ; CLK_BRD        ; -1.175 ; -1.856 ; Rise       ; CLK_BRD         ;
; SW_USER0       ; CLK_BRD        ; -1.906 ; -2.518 ; Rise       ; CLK_BRD         ;
; SW_USER1       ; CLK_BRD        ; -1.484 ; -2.066 ; Rise       ; CLK_BRD         ;
; SW_USER2       ; CLK_BRD        ; -1.770 ; -2.363 ; Rise       ; CLK_BRD         ;
; SW_USER3       ; CLK_BRD        ; -1.786 ; -2.419 ; Rise       ; CLK_BRD         ;
; SW_USER4       ; CLK_BRD        ; -1.642 ; -2.249 ; Rise       ; CLK_BRD         ;
; TEST_BUTTON    ; CLK_BRD        ; -0.715 ; -1.352 ; Rise       ; CLK_BRD         ;
; JTAG_NEXUS_TDI ; JTAG_NEXUS_TCK ; -0.977 ; -1.646 ; Rise       ; JTAG_NEXUS_TCK  ;
; JTAG_NEXUS_TMS ; JTAG_NEXUS_TCK ; -0.993 ; -1.659 ; Rise       ; JTAG_NEXUS_TCK  ;
+----------------+----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------+----------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+----------------+--------+--------+------------+-----------------+
; HA[*]          ; CLK_BRD        ; 10.993 ; 10.710 ; Rise       ; CLK_BRD         ;
;  HA[12]        ; CLK_BRD        ; 10.758 ; 10.580 ; Rise       ; CLK_BRD         ;
;  HA[13]        ; CLK_BRD        ; 9.851  ; 9.701  ; Rise       ; CLK_BRD         ;
;  HA[14]        ; CLK_BRD        ; 9.822  ; 9.593  ; Rise       ; CLK_BRD         ;
;  HA[15]        ; CLK_BRD        ; 8.633  ; 8.581  ; Rise       ; CLK_BRD         ;
;  HA[16]        ; CLK_BRD        ; 10.993 ; 10.710 ; Rise       ; CLK_BRD         ;
;  HA[17]        ; CLK_BRD        ; 10.550 ; 10.057 ; Rise       ; CLK_BRD         ;
;  HA[18]        ; CLK_BRD        ; 9.624  ; 9.718  ; Rise       ; CLK_BRD         ;
;  HA[19]        ; CLK_BRD        ; 8.767  ; 8.795  ; Rise       ; CLK_BRD         ;
; LED_B[*]       ; CLK_BRD        ; 10.025 ; 10.029 ; Rise       ; CLK_BRD         ;
;  LED_B[0]      ; CLK_BRD        ; 8.063  ; 7.971  ; Rise       ; CLK_BRD         ;
;  LED_B[1]      ; CLK_BRD        ; 8.814  ; 8.550  ; Rise       ; CLK_BRD         ;
;  LED_B[2]      ; CLK_BRD        ; 10.025 ; 10.029 ; Rise       ; CLK_BRD         ;
;  LED_B[3]      ; CLK_BRD        ; 9.019  ; 8.695  ; Rise       ; CLK_BRD         ;
;  LED_B[4]      ; CLK_BRD        ; 9.345  ; 9.064  ; Rise       ; CLK_BRD         ;
;  LED_B[5]      ; CLK_BRD        ; 8.724  ; 8.595  ; Rise       ; CLK_BRD         ;
;  LED_B[6]      ; CLK_BRD        ; 9.592  ; 9.189  ; Rise       ; CLK_BRD         ;
;  LED_B[7]      ; CLK_BRD        ; 8.681  ; 8.488  ; Rise       ; CLK_BRD         ;
; LED_G[*]       ; CLK_BRD        ; 10.222 ; 10.079 ; Rise       ; CLK_BRD         ;
;  LED_G[0]      ; CLK_BRD        ; 8.831  ; 8.724  ; Rise       ; CLK_BRD         ;
;  LED_G[1]      ; CLK_BRD        ; 8.622  ; 8.539  ; Rise       ; CLK_BRD         ;
;  LED_G[2]      ; CLK_BRD        ; 10.222 ; 10.079 ; Rise       ; CLK_BRD         ;
;  LED_G[3]      ; CLK_BRD        ; 9.374  ; 9.146  ; Rise       ; CLK_BRD         ;
;  LED_G[4]      ; CLK_BRD        ; 9.645  ; 9.348  ; Rise       ; CLK_BRD         ;
;  LED_G[5]      ; CLK_BRD        ; 7.870  ; 7.745  ; Rise       ; CLK_BRD         ;
;  LED_G[6]      ; CLK_BRD        ; 9.487  ; 9.168  ; Rise       ; CLK_BRD         ;
;  LED_G[7]      ; CLK_BRD        ; 9.596  ; 9.199  ; Rise       ; CLK_BRD         ;
; LED_R[*]       ; CLK_BRD        ; 10.205 ; 9.943  ; Rise       ; CLK_BRD         ;
;  LED_R[0]      ; CLK_BRD        ; 8.294  ; 8.105  ; Rise       ; CLK_BRD         ;
;  LED_R[1]      ; CLK_BRD        ; 8.641  ; 8.420  ; Rise       ; CLK_BRD         ;
;  LED_R[2]      ; CLK_BRD        ; 8.100  ; 7.890  ; Rise       ; CLK_BRD         ;
;  LED_R[3]      ; CLK_BRD        ; 8.775  ; 8.677  ; Rise       ; CLK_BRD         ;
;  LED_R[4]      ; CLK_BRD        ; 7.953  ; 7.909  ; Rise       ; CLK_BRD         ;
;  LED_R[5]      ; CLK_BRD        ; 10.148 ; 9.943  ; Rise       ; CLK_BRD         ;
;  LED_R[6]      ; CLK_BRD        ; 10.205 ; 9.784  ; Rise       ; CLK_BRD         ;
;  LED_R[7]      ; CLK_BRD        ; 8.572  ; 8.392  ; Rise       ; CLK_BRD         ;
; MIDI_TX        ; CLK_BRD        ; 9.930  ; 9.684  ; Rise       ; CLK_BRD         ;
; SRAM0_A[*]     ; CLK_BRD        ; 19.493 ; 19.517 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[0]    ; CLK_BRD        ; 18.133 ; 17.796 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[1]    ; CLK_BRD        ; 17.679 ; 17.210 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[2]    ; CLK_BRD        ; 16.602 ; 16.397 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[3]    ; CLK_BRD        ; 17.730 ; 17.381 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[4]    ; CLK_BRD        ; 17.642 ; 17.260 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[5]    ; CLK_BRD        ; 18.671 ; 18.374 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[6]    ; CLK_BRD        ; 18.072 ; 17.868 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[7]    ; CLK_BRD        ; 19.493 ; 19.517 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[8]    ; CLK_BRD        ; 17.183 ; 17.035 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[9]    ; CLK_BRD        ; 19.266 ; 19.048 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[10]   ; CLK_BRD        ; 18.486 ; 18.297 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[11]   ; CLK_BRD        ; 17.873 ; 17.711 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[12]   ; CLK_BRD        ; 17.449 ; 17.185 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[13]   ; CLK_BRD        ; 16.530 ; 16.440 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[14]   ; CLK_BRD        ; 19.097 ; 18.860 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[15]   ; CLK_BRD        ; 17.586 ; 17.376 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[16]   ; CLK_BRD        ; 16.866 ; 16.692 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[17]   ; CLK_BRD        ; 17.055 ; 16.912 ; Rise       ; CLK_BRD         ;
; SRAM0_D[*]     ; CLK_BRD        ; 10.766 ; 10.406 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[0]    ; CLK_BRD        ; 7.493  ; 7.346  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[1]    ; CLK_BRD        ; 8.875  ; 8.522  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[2]    ; CLK_BRD        ; 8.963  ; 8.794  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[3]    ; CLK_BRD        ; 7.363  ; 7.157  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[4]    ; CLK_BRD        ; 8.909  ; 8.595  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[5]    ; CLK_BRD        ; 8.781  ; 8.407  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[6]    ; CLK_BRD        ; 10.766 ; 10.406 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[7]    ; CLK_BRD        ; 7.834  ; 7.657  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[8]    ; CLK_BRD        ; 7.704  ; 7.614  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[9]    ; CLK_BRD        ; 8.104  ; 7.956  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[10]   ; CLK_BRD        ; 8.942  ; 8.666  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[11]   ; CLK_BRD        ; 8.297  ; 8.099  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[12]   ; CLK_BRD        ; 8.299  ; 8.146  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[13]   ; CLK_BRD        ; 7.813  ; 7.598  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[14]   ; CLK_BRD        ; 8.043  ; 7.807  ; Rise       ; CLK_BRD         ;
;  SRAM0_D[15]   ; CLK_BRD        ; 7.435  ; 7.343  ; Rise       ; CLK_BRD         ;
; SRAM0_E        ; CLK_BRD        ; 23.387 ; 22.568 ; Rise       ; CLK_BRD         ;
; SRAM0_LB       ; CLK_BRD        ; 21.862 ; 21.636 ; Rise       ; CLK_BRD         ;
; SRAM0_OE       ; CLK_BRD        ; 21.162 ; 21.012 ; Rise       ; CLK_BRD         ;
; SRAM0_UB       ; CLK_BRD        ; 21.657 ; 21.475 ; Rise       ; CLK_BRD         ;
; SRAM0_W        ; CLK_BRD        ; 8.232  ; 8.378  ; Rise       ; CLK_BRD         ;
; SRAM1_A[*]     ; CLK_BRD        ; 18.856 ; 18.662 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[0]    ; CLK_BRD        ; 16.842 ; 16.620 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[1]    ; CLK_BRD        ; 18.856 ; 18.651 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[2]    ; CLK_BRD        ; 16.960 ; 16.698 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[3]    ; CLK_BRD        ; 17.216 ; 16.939 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[4]    ; CLK_BRD        ; 17.668 ; 17.332 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[5]    ; CLK_BRD        ; 17.863 ; 17.626 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[6]    ; CLK_BRD        ; 18.706 ; 18.662 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[7]    ; CLK_BRD        ; 18.341 ; 18.150 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[8]    ; CLK_BRD        ; 16.611 ; 16.532 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[9]    ; CLK_BRD        ; 18.281 ; 17.989 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[10]   ; CLK_BRD        ; 18.512 ; 18.320 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[11]   ; CLK_BRD        ; 17.843 ; 17.682 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[12]   ; CLK_BRD        ; 18.846 ; 18.415 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[13]   ; CLK_BRD        ; 18.597 ; 18.573 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[14]   ; CLK_BRD        ; 17.555 ; 17.202 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[15]   ; CLK_BRD        ; 16.808 ; 16.612 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[16]   ; CLK_BRD        ; 16.725 ; 16.475 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[17]   ; CLK_BRD        ; 16.506 ; 16.279 ; Rise       ; CLK_BRD         ;
; SRAM1_D[*]     ; CLK_BRD        ; 10.099 ; 9.836  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[0]    ; CLK_BRD        ; 8.255  ; 7.966  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[1]    ; CLK_BRD        ; 8.650  ; 8.306  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[2]    ; CLK_BRD        ; 8.678  ; 8.405  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[3]    ; CLK_BRD        ; 7.958  ; 7.708  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[4]    ; CLK_BRD        ; 8.675  ; 8.333  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[5]    ; CLK_BRD        ; 8.913  ; 8.613  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[6]    ; CLK_BRD        ; 8.315  ; 8.148  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[7]    ; CLK_BRD        ; 10.099 ; 9.836  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[8]    ; CLK_BRD        ; 8.317  ; 8.112  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[9]    ; CLK_BRD        ; 8.567  ; 8.318  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[10]   ; CLK_BRD        ; 9.017  ; 8.666  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[11]   ; CLK_BRD        ; 7.966  ; 7.726  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[12]   ; CLK_BRD        ; 7.712  ; 7.499  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[13]   ; CLK_BRD        ; 8.653  ; 8.326  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[14]   ; CLK_BRD        ; 8.198  ; 8.007  ; Rise       ; CLK_BRD         ;
;  SRAM1_D[15]   ; CLK_BRD        ; 8.550  ; 8.181  ; Rise       ; CLK_BRD         ;
; SRAM1_E        ; CLK_BRD        ; 24.135 ; 23.336 ; Rise       ; CLK_BRD         ;
; SRAM1_LB       ; CLK_BRD        ; 22.205 ; 21.942 ; Rise       ; CLK_BRD         ;
; SRAM1_OE       ; CLK_BRD        ; 21.179 ; 20.983 ; Rise       ; CLK_BRD         ;
; SRAM1_UB       ; CLK_BRD        ; 21.666 ; 21.547 ; Rise       ; CLK_BRD         ;
; SRAM1_W        ; CLK_BRD        ; 10.033 ; 10.074 ; Rise       ; CLK_BRD         ;
; JTAG_NEXUS_TDO ; JTAG_NEXUS_TCK ; 14.398 ; 14.247 ; Rise       ; JTAG_NEXUS_TCK  ;
+----------------+----------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+----------------+----------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+----------------+-------+-------+------------+-----------------+
; HA[*]          ; CLK_BRD        ; 4.069 ; 4.224 ; Rise       ; CLK_BRD         ;
;  HA[12]        ; CLK_BRD        ; 4.904 ; 5.200 ; Rise       ; CLK_BRD         ;
;  HA[13]        ; CLK_BRD        ; 4.488 ; 4.731 ; Rise       ; CLK_BRD         ;
;  HA[14]        ; CLK_BRD        ; 4.489 ; 4.679 ; Rise       ; CLK_BRD         ;
;  HA[15]        ; CLK_BRD        ; 4.069 ; 4.224 ; Rise       ; CLK_BRD         ;
;  HA[16]        ; CLK_BRD        ; 4.990 ; 5.283 ; Rise       ; CLK_BRD         ;
;  HA[17]        ; CLK_BRD        ; 4.631 ; 4.865 ; Rise       ; CLK_BRD         ;
;  HA[18]        ; CLK_BRD        ; 4.694 ; 4.978 ; Rise       ; CLK_BRD         ;
;  HA[19]        ; CLK_BRD        ; 4.119 ; 4.299 ; Rise       ; CLK_BRD         ;
; LED_B[*]       ; CLK_BRD        ; 3.794 ; 3.906 ; Rise       ; CLK_BRD         ;
;  LED_B[0]      ; CLK_BRD        ; 3.794 ; 3.906 ; Rise       ; CLK_BRD         ;
;  LED_B[1]      ; CLK_BRD        ; 4.046 ; 4.163 ; Rise       ; CLK_BRD         ;
;  LED_B[2]      ; CLK_BRD        ; 4.835 ; 5.113 ; Rise       ; CLK_BRD         ;
;  LED_B[3]      ; CLK_BRD        ; 4.054 ; 4.230 ; Rise       ; CLK_BRD         ;
;  LED_B[4]      ; CLK_BRD        ; 4.219 ; 4.429 ; Rise       ; CLK_BRD         ;
;  LED_B[5]      ; CLK_BRD        ; 3.987 ; 4.176 ; Rise       ; CLK_BRD         ;
;  LED_B[6]      ; CLK_BRD        ; 4.348 ; 4.482 ; Rise       ; CLK_BRD         ;
;  LED_B[7]      ; CLK_BRD        ; 4.025 ; 4.167 ; Rise       ; CLK_BRD         ;
; LED_G[*]       ; CLK_BRD        ; 3.635 ; 3.760 ; Rise       ; CLK_BRD         ;
;  LED_G[0]      ; CLK_BRD        ; 4.114 ; 4.267 ; Rise       ; CLK_BRD         ;
;  LED_G[1]      ; CLK_BRD        ; 4.027 ; 4.170 ; Rise       ; CLK_BRD         ;
;  LED_G[2]      ; CLK_BRD        ; 4.876 ; 5.161 ; Rise       ; CLK_BRD         ;
;  LED_G[3]      ; CLK_BRD        ; 4.278 ; 4.461 ; Rise       ; CLK_BRD         ;
;  LED_G[4]      ; CLK_BRD        ; 4.347 ; 4.587 ; Rise       ; CLK_BRD         ;
;  LED_G[5]      ; CLK_BRD        ; 3.635 ; 3.760 ; Rise       ; CLK_BRD         ;
;  LED_G[6]      ; CLK_BRD        ; 4.319 ; 4.499 ; Rise       ; CLK_BRD         ;
;  LED_G[7]      ; CLK_BRD        ; 4.348 ; 4.498 ; Rise       ; CLK_BRD         ;
; LED_R[*]       ; CLK_BRD        ; 3.661 ; 3.808 ; Rise       ; CLK_BRD         ;
;  LED_R[0]      ; CLK_BRD        ; 3.836 ; 3.942 ; Rise       ; CLK_BRD         ;
;  LED_R[1]      ; CLK_BRD        ; 3.999 ; 4.111 ; Rise       ; CLK_BRD         ;
;  LED_R[2]      ; CLK_BRD        ; 3.766 ; 3.846 ; Rise       ; CLK_BRD         ;
;  LED_R[3]      ; CLK_BRD        ; 4.082 ; 4.238 ; Rise       ; CLK_BRD         ;
;  LED_R[4]      ; CLK_BRD        ; 3.661 ; 3.808 ; Rise       ; CLK_BRD         ;
;  LED_R[5]      ; CLK_BRD        ; 4.552 ; 4.822 ; Rise       ; CLK_BRD         ;
;  LED_R[6]      ; CLK_BRD        ; 4.537 ; 4.787 ; Rise       ; CLK_BRD         ;
;  LED_R[7]      ; CLK_BRD        ; 3.982 ; 4.114 ; Rise       ; CLK_BRD         ;
; MIDI_TX        ; CLK_BRD        ; 4.500 ; 4.738 ; Rise       ; CLK_BRD         ;
; SRAM0_A[*]     ; CLK_BRD        ; 3.855 ; 3.979 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[0]    ; CLK_BRD        ; 4.554 ; 4.773 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[1]    ; CLK_BRD        ; 4.151 ; 4.290 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[2]    ; CLK_BRD        ; 3.855 ; 3.979 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[3]    ; CLK_BRD        ; 4.375 ; 4.551 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[4]    ; CLK_BRD        ; 4.173 ; 4.320 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[5]    ; CLK_BRD        ; 4.834 ; 5.025 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[6]    ; CLK_BRD        ; 4.476 ; 4.657 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[7]    ; CLK_BRD        ; 5.108 ; 5.437 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[8]    ; CLK_BRD        ; 4.199 ; 4.347 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[9]    ; CLK_BRD        ; 4.977 ; 5.304 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[10]   ; CLK_BRD        ; 4.416 ; 4.595 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[11]   ; CLK_BRD        ; 4.230 ; 4.381 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[12]   ; CLK_BRD        ; 4.383 ; 4.529 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[13]   ; CLK_BRD        ; 3.928 ; 4.040 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[14]   ; CLK_BRD        ; 5.653 ; 6.013 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[15]   ; CLK_BRD        ; 4.134 ; 4.323 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[16]   ; CLK_BRD        ; 3.898 ; 4.031 ; Rise       ; CLK_BRD         ;
;  SRAM0_A[17]   ; CLK_BRD        ; 4.374 ; 4.578 ; Rise       ; CLK_BRD         ;
; SRAM0_D[*]     ; CLK_BRD        ; 3.393 ; 3.483 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[0]    ; CLK_BRD        ; 3.475 ; 3.553 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[1]    ; CLK_BRD        ; 3.989 ; 4.140 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[2]    ; CLK_BRD        ; 4.065 ; 4.257 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[3]    ; CLK_BRD        ; 3.393 ; 3.483 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[4]    ; CLK_BRD        ; 4.083 ; 4.191 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[5]    ; CLK_BRD        ; 4.010 ; 4.106 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[6]    ; CLK_BRD        ; 4.881 ; 5.096 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[7]    ; CLK_BRD        ; 3.643 ; 3.720 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[8]    ; CLK_BRD        ; 3.620 ; 3.714 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[9]    ; CLK_BRD        ; 3.797 ; 3.906 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[10]   ; CLK_BRD        ; 4.117 ; 4.245 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[11]   ; CLK_BRD        ; 3.886 ; 3.971 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[12]   ; CLK_BRD        ; 3.779 ; 3.944 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[13]   ; CLK_BRD        ; 3.585 ; 3.687 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[14]   ; CLK_BRD        ; 3.685 ; 3.787 ; Rise       ; CLK_BRD         ;
;  SRAM0_D[15]   ; CLK_BRD        ; 3.426 ; 3.530 ; Rise       ; CLK_BRD         ;
; SRAM0_E        ; CLK_BRD        ; 4.505 ; 4.675 ; Rise       ; CLK_BRD         ;
; SRAM0_LB       ; CLK_BRD        ; 4.347 ; 4.427 ; Rise       ; CLK_BRD         ;
; SRAM0_OE       ; CLK_BRD        ; 4.448 ; 4.626 ; Rise       ; CLK_BRD         ;
; SRAM0_UB       ; CLK_BRD        ; 4.179 ; 4.238 ; Rise       ; CLK_BRD         ;
; SRAM0_W        ; CLK_BRD        ; 4.018 ; 3.901 ; Rise       ; CLK_BRD         ;
; SRAM1_A[*]     ; CLK_BRD        ; 3.795 ; 3.917 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[0]    ; CLK_BRD        ; 4.060 ; 4.201 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[1]    ; CLK_BRD        ; 5.010 ; 5.248 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[2]    ; CLK_BRD        ; 3.996 ; 4.140 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[3]    ; CLK_BRD        ; 4.189 ; 4.347 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[4]    ; CLK_BRD        ; 4.153 ; 4.319 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[5]    ; CLK_BRD        ; 4.483 ; 4.639 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[6]    ; CLK_BRD        ; 5.000 ; 5.287 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[7]    ; CLK_BRD        ; 4.365 ; 4.541 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[8]    ; CLK_BRD        ; 3.983 ; 4.109 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[9]    ; CLK_BRD        ; 4.564 ; 4.759 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[10]   ; CLK_BRD        ; 4.415 ; 4.605 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[11]   ; CLK_BRD        ; 4.210 ; 4.367 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[12]   ; CLK_BRD        ; 4.935 ; 5.134 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[13]   ; CLK_BRD        ; 4.997 ; 5.294 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[14]   ; CLK_BRD        ; 4.782 ; 4.976 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[15]   ; CLK_BRD        ; 3.795 ; 3.917 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[16]   ; CLK_BRD        ; 3.817 ; 3.928 ; Rise       ; CLK_BRD         ;
;  SRAM1_A[17]   ; CLK_BRD        ; 4.101 ; 4.278 ; Rise       ; CLK_BRD         ;
; SRAM1_D[*]     ; CLK_BRD        ; 3.543 ; 3.651 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[0]    ; CLK_BRD        ; 3.724 ; 3.827 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[1]    ; CLK_BRD        ; 3.891 ; 4.016 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[2]    ; CLK_BRD        ; 3.954 ; 4.098 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[3]    ; CLK_BRD        ; 3.607 ; 3.709 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[4]    ; CLK_BRD        ; 3.892 ; 4.017 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[5]    ; CLK_BRD        ; 4.099 ; 4.228 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[6]    ; CLK_BRD        ; 3.870 ; 3.990 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[7]    ; CLK_BRD        ; 4.595 ; 4.814 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[8]    ; CLK_BRD        ; 3.854 ; 3.959 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[9]    ; CLK_BRD        ; 3.901 ; 4.064 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[10]   ; CLK_BRD        ; 4.123 ; 4.259 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[11]   ; CLK_BRD        ; 3.702 ; 3.774 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[12]   ; CLK_BRD        ; 3.543 ; 3.651 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[13]   ; CLK_BRD        ; 3.933 ; 4.045 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[14]   ; CLK_BRD        ; 3.778 ; 3.888 ; Rise       ; CLK_BRD         ;
;  SRAM1_D[15]   ; CLK_BRD        ; 3.804 ; 3.940 ; Rise       ; CLK_BRD         ;
; SRAM1_E        ; CLK_BRD        ; 4.897 ; 5.005 ; Rise       ; CLK_BRD         ;
; SRAM1_LB       ; CLK_BRD        ; 4.395 ; 4.549 ; Rise       ; CLK_BRD         ;
; SRAM1_OE       ; CLK_BRD        ; 4.438 ; 4.619 ; Rise       ; CLK_BRD         ;
; SRAM1_UB       ; CLK_BRD        ; 4.195 ; 4.268 ; Rise       ; CLK_BRD         ;
; SRAM1_W        ; CLK_BRD        ; 5.120 ; 4.843 ; Rise       ; CLK_BRD         ;
; JTAG_NEXUS_TDO ; JTAG_NEXUS_TCK ; 4.217 ; 4.352 ; Rise       ; JTAG_NEXUS_TCK  ;
+----------------+----------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; JTAG_NEXUS_TDO ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_B[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_B[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_B[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_B[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_B[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_B[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_B[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_B[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_G[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_G[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_G[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_G[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_G[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_G[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_G[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_G[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_R[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_R[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_R[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_R[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_R[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_R[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_R[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_R[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MIDI_TX        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_A[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_A[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_A[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_A[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_A[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_A[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_A[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_A[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_A[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_A[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_A[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_A[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_A[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_A[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_A[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_A[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_A[16]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_A[17]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_E        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_LB       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_OE       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_UB       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_W        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_A[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_A[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_A[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_A[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_A[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_A[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_A[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_A[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_A[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_A[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_A[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_A[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_A[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_A[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_A[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_A[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_A[16]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_A[17]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_E        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_LB       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_OE       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_UB       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_W        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HA[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HA[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HA[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HA[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HA[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HA[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HA[8]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HA[9]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HA[10]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HA[11]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HA[12]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HA[13]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HA[14]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HA[15]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HA[16]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HA[17]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HA[18]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HA[19]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HB[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HB[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HB[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HB[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HB[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HB[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HB[8]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HB[9]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HB[10]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HB[11]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HB[12]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HB[13]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HB[14]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HB[15]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HB[16]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HB[17]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HB[18]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HB[19]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_D[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_D[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_D[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_D[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_D[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_D[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_D[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_D[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_D[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_D[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_D[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_D[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_D[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_D[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_D[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM0_D[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_D[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_D[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_D[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_D[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_D[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_D[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_D[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_D[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_D[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_D[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_D[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_D[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_D[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_D[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_D[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM1_D[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; HA[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HA[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HA[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HA[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HA[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HA[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HA[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HA[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HA[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HA[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HA[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HA[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HA[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HA[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HA[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HA[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HA[18]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HA[19]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HB[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HB[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HB[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HB[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HB[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HB[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HB[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HB[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HB[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HB[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HB[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HB[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HB[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HB[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HB[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HB[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HB[18]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HB[19]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM0_D[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM0_D[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM0_D[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM0_D[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM0_D[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM0_D[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM0_D[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM0_D[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM0_D[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM0_D[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM0_D[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM0_D[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM0_D[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM0_D[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM0_D[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM0_D[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM1_D[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM1_D[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM1_D[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM1_D[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM1_D[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM1_D[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM1_D[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM1_D[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM1_D[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM1_D[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM1_D[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM1_D[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM1_D[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM1_D[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM1_D[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM1_D[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; JTAG_NEXUS_TCK          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; JTAG_NEXUS_TMS          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK_BRD                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TEST_BUTTON             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; JTAG_NEXUS_TDI          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW_USER2                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW_USER4                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW_USER3                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW_USER0                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW_USER1                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MIDI_RX                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DCLK~           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; JTAG_NEXUS_TDO ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED_B[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; LED_B[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; LED_B[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-09 s                  ; 3.59e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-09 s                 ; 3.59e-09 s                 ; Yes                       ; Yes                       ;
; LED_B[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00616 V          ; 0.065 V                              ; 0.016 V                              ; 6.89e-10 s                  ; 6.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00616 V         ; 0.065 V                             ; 0.016 V                             ; 6.89e-10 s                 ; 6.77e-10 s                 ; Yes                       ; Yes                       ;
; LED_B[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED_B[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED_B[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; LED_B[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; LED_G[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; LED_G[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; LED_G[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; LED_G[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; LED_G[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED_G[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED_G[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; LED_G[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; LED_R[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; LED_R[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; LED_R[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; LED_R[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; LED_R[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED_R[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED_R[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00616 V          ; 0.065 V                              ; 0.016 V                              ; 6.89e-10 s                  ; 6.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00616 V         ; 0.065 V                             ; 0.016 V                             ; 6.89e-10 s                 ; 6.77e-10 s                 ; Yes                       ; Yes                       ;
; LED_R[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; MIDI_TX        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_A[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_A[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_A[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_A[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_A[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_A[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_A[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_A[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; SRAM0_A[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_A[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00616 V          ; 0.065 V                              ; 0.016 V                              ; 6.89e-10 s                  ; 6.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00616 V         ; 0.065 V                             ; 0.016 V                             ; 6.89e-10 s                 ; 6.77e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_A[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_A[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_A[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_A[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_A[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; SRAM0_A[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_A[16]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_A[17]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_E        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_LB       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_OE       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_UB       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_W        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_A[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_A[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-09 s                  ; 3.59e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-09 s                 ; 3.59e-09 s                 ; Yes                       ; Yes                       ;
; SRAM1_A[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_A[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_A[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_A[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_A[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; SRAM1_A[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_A[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_A[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_A[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_A[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_A[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_A[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; SRAM1_A[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_A[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_A[16]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_A[17]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_E        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_LB       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_OE       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_UB       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_W        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; HA[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; HA[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; HA[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; HA[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; HA[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00616 V          ; 0.065 V                              ; 0.016 V                              ; 6.89e-10 s                  ; 6.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00616 V         ; 0.065 V                             ; 0.016 V                             ; 6.89e-10 s                 ; 6.77e-10 s                 ; Yes                       ; Yes                       ;
; HA[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; HA[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; HA[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; HA[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; HA[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; HA[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; HA[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; HA[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; HA[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; HA[16]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; HA[17]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00616 V          ; 0.065 V                              ; 0.016 V                              ; 6.89e-10 s                  ; 6.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00616 V         ; 0.065 V                             ; 0.016 V                             ; 6.89e-10 s                 ; 6.77e-10 s                 ; Yes                       ; Yes                       ;
; HA[18]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; HA[19]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; HB[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; HB[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; HB[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; HB[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; HB[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; HB[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; HB[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; HB[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; HB[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; HB[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00616 V          ; 0.065 V                              ; 0.016 V                              ; 6.89e-10 s                  ; 6.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00616 V         ; 0.065 V                             ; 0.016 V                             ; 6.89e-10 s                 ; 6.77e-10 s                 ; Yes                       ; Yes                       ;
; HB[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; HB[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; HB[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; HB[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; HB[16]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00616 V          ; 0.065 V                              ; 0.016 V                              ; 6.89e-10 s                  ; 6.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00616 V         ; 0.065 V                             ; 0.016 V                             ; 6.89e-10 s                 ; 6.77e-10 s                 ; Yes                       ; Yes                       ;
; HB[17]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; HB[18]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; HB[19]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_D[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_D[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_D[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_D[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_D[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_D[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_D[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_D[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_D[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_D[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_D[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_D[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_D[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_D[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_D[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_D[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_D[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_D[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_D[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_D[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_D[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_D[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_D[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_D[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_D[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_D[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00616 V          ; 0.065 V                              ; 0.016 V                              ; 6.89e-10 s                  ; 6.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00616 V         ; 0.065 V                             ; 0.016 V                             ; 6.89e-10 s                 ; 6.77e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_D[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_D[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_D[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_D[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_D[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_D[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; JTAG_NEXUS_TDO ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED_B[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED_B[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED_B[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; LED_B[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; LED_B[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED_B[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED_B[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED_B[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED_G[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED_G[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED_G[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; LED_G[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED_G[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED_G[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED_G[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED_G[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED_R[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED_R[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED_R[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED_R[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED_R[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED_R[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED_R[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; LED_R[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; MIDI_TX        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_A[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_A[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_A[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_A[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_A[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_A[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM0_A[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM0_A[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; SRAM0_A[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM0_A[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; SRAM0_A[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM0_A[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM0_A[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM0_A[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM0_A[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; SRAM0_A[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_A[16]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_A[17]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_E        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_LB       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_OE       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_UB       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_W        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM1_A[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_A[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; SRAM1_A[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_A[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_A[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_A[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM1_A[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; SRAM1_A[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM1_A[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM1_A[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM1_A[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM1_A[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM1_A[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM1_A[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; SRAM1_A[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM1_A[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_A[16]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_A[17]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_E        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_LB       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_OE       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_UB       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_W        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; HA[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; HA[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; HA[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; HA[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; HA[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; HA[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; HA[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; HA[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; HA[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; HA[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; HA[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; HA[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; HA[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; HA[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; HA[16]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; HA[17]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; HA[18]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; HA[19]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; HB[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; HB[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; HB[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; HB[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; HB[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; HB[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; HB[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; HB[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; HB[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; HB[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; HB[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; HB[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; HB[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; HB[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; HB[16]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; HB[17]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; HB[18]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; HB[19]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM0_D[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_D[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_D[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_D[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_D[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM0_D[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM0_D[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM0_D[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM0_D[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM0_D[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM0_D[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM0_D[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM0_D[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_D[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_D[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM0_D[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_D[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_D[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_D[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_D[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_D[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_D[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM1_D[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM1_D[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM1_D[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM1_D[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; SRAM1_D[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM1_D[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SRAM1_D[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_D[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_D[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM1_D[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; Setup Transfers                                                             ;
+----------------+----------------+----------+----------+----------+----------+
; From Clock     ; To Clock       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+----------------+----------+----------+----------+----------+
; CLK_BRD        ; CLK_BRD        ; 1824237  ; 504      ; 5096     ; 0        ;
; JTAG_NEXUS_TCK ; CLK_BRD        ; 25606    ; 1        ; 482      ; 0        ;
; CLK_BRD        ; JTAG_NEXUS_TCK ; 79       ; 0        ; 0        ; 0        ;
; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 3930     ; 103      ; 12       ; 0        ;
+----------------+----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------+
; Hold Transfers                                                              ;
+----------------+----------------+----------+----------+----------+----------+
; From Clock     ; To Clock       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+----------------+----------+----------+----------+----------+
; CLK_BRD        ; CLK_BRD        ; 1824237  ; 504      ; 5096     ; 0        ;
; JTAG_NEXUS_TCK ; CLK_BRD        ; 25606    ; 1        ; 482      ; 0        ;
; CLK_BRD        ; JTAG_NEXUS_TCK ; 79       ; 0        ; 0        ; 0        ;
; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 3930     ; 103      ; 12       ; 0        ;
+----------------+----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------+
; Recovery Transfers                                                          ;
+----------------+----------------+----------+----------+----------+----------+
; From Clock     ; To Clock       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+----------------+----------+----------+----------+----------+
; CLK_BRD        ; JTAG_NEXUS_TCK ; 120      ; 0        ; 0        ; 0        ;
; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 60       ; 4        ; 0        ; 0        ;
+----------------+----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------+
; Removal Transfers                                                           ;
+----------------+----------------+----------+----------+----------+----------+
; From Clock     ; To Clock       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+----------------+----------+----------+----------+----------+
; CLK_BRD        ; JTAG_NEXUS_TCK ; 120      ; 0        ; 0        ; 0        ;
; JTAG_NEXUS_TCK ; JTAG_NEXUS_TCK ; 60       ; 4        ; 0        ; 0        ;
+----------------+----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 41    ; 41   ;
; Unconstrained Input Port Paths  ; 561   ; 561  ;
; Unconstrained Output Ports      ; 112   ; 112  ;
; Unconstrained Output Port Paths ; 3230  ; 3230 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Web Edition
    Info: Copyright (C) 1991-2012 Altera Corporation. All rights reserved.
    Info: Your use of Altera Corporation's design tools, logic functions 
    Info: and other software and tools, and its AMPP partner logic 
    Info: functions, and any output files from any of the foregoing 
    Info: (including device programming or simulation files), and any 
    Info: associated documentation or information are expressly subject 
    Info: to the terms and conditions of the Altera Program License 
    Info: Subscription Agreement, Altera MegaCore Function License 
    Info: Agreement, or other applicable license agreement, including, 
    Info: without limitation, that your use is for the sole purpose of 
    Info: programming logic devices manufactured by Altera and sold by 
    Info: Altera or its authorized distributors.  Please refer to the 
    Info: applicable agreement for further details.
    Info: Processing started: Sun Dec 30 21:11:29 2012
Info: Command: quartus_sta MIDIKBD --sdc=MIDIKBD_sta.sdc
Info: qsta_default_script.tcl version: #4
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (332104): Reading SDC File: 'MIDIKBD_sta.sdc'
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name JTAG_NEXUS_TCK JTAG_NEXUS_TCK
    Info (332105): create_clock -period 1.000 -name CLK_BRD CLK_BRD
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -17.404
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -17.404    -23412.955 CLK_BRD 
    Info (332119):    -4.409     -1095.708 JTAG_NEXUS_TCK 
Info (332146): Worst-case hold slack is 0.450
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.450         0.000 CLK_BRD 
    Info (332119):     0.450         0.000 JTAG_NEXUS_TCK 
Info (332146): Worst-case recovery slack is -3.479
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.479       -50.131 JTAG_NEXUS_TCK 
Info (332146): Worst-case removal slack is 1.647
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.647         0.000 JTAG_NEXUS_TCK 
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.000     -3672.689 CLK_BRD 
    Info (332119):    -3.000      -523.450 JTAG_NEXUS_TCK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -16.379
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -16.379    -21750.815 CLK_BRD 
    Info (332119):    -4.084     -1011.823 JTAG_NEXUS_TCK 
Info (332146): Worst-case hold slack is 0.399
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.399         0.000 CLK_BRD 
    Info (332119):     0.399         0.000 JTAG_NEXUS_TCK 
Info (332146): Worst-case recovery slack is -3.191
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.191       -45.178 JTAG_NEXUS_TCK 
Info (332146): Worst-case removal slack is 1.556
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.556         0.000 JTAG_NEXUS_TCK 
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.000     -3672.689 CLK_BRD 
    Info (332119):    -3.000      -523.450 JTAG_NEXUS_TCK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.780
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.780     -8897.039 CLK_BRD 
    Info (332119):    -1.381      -301.210 JTAG_NEXUS_TCK 
Info (332146): Worst-case hold slack is 0.151
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.151         0.000 JTAG_NEXUS_TCK 
    Info (332119):     0.184         0.000 CLK_BRD 
Info (332146): Worst-case recovery slack is -0.988
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.988       -14.492 JTAG_NEXUS_TCK 
Info (332146): Worst-case removal slack is 0.936
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.936         0.000 JTAG_NEXUS_TCK 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -2544.990 CLK_BRD 
    Info (332119):    -3.000      -372.854 JTAG_NEXUS_TCK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 361 megabytes
    Info: Processing ended: Sun Dec 30 21:11:58 2012
    Info: Elapsed time: 00:00:29
    Info: Total CPU time (on all processors): 00:00:15


