TimeQuest Timing Analyzer report for DE2_TOP
Sun May 15 01:07:26 2016
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'p1|altpll_component|pll|clk[1]'
 12. Slow Model Hold: 'p1|altpll_component|pll|clk[1]'
 13. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
 14. Slow Model Minimum Pulse Width: 'CLOCK_27'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Output Enable Times
 20. Minimum Output Enable Times
 21. Output Disable Times
 22. Minimum Output Disable Times
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'p1|altpll_component|pll|clk[1]'
 29. Fast Model Hold: 'p1|altpll_component|pll|clk[1]'
 30. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
 31. Fast Model Minimum Pulse Width: 'CLOCK_27'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Setup Transfers
 46. Hold Transfers
 47. Report TCCS
 48. Report RSKM
 49. Unconstrained Paths
 50. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; DE2_TOP                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                           ;
+--------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; Clock Name                     ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                           ; Targets                            ;
+--------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; CLOCK_27                       ; Base      ; 37.037 ; 27.0 MHz  ; 0.000  ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_27 }                       ;
; p1|altpll_component|pll|clk[0] ; Generated ; 39.682 ; 25.2 MHz  ; -9.920 ; 9.921  ; 50.00      ; 15        ; 14          ; -90.0 ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[0] } ;
; p1|altpll_component|pll|clk[1] ; Generated ; 19.841 ; 50.4 MHz  ; 0.000  ; 9.920  ; 50.00      ; 15        ; 28          ;       ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[1] } ;
+--------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+


+---------------------------------------------------------------------+
; Slow Model Fmax Summary                                             ;
+-----------+-----------------+--------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                     ; Note ;
+-----------+-----------------+--------------------------------+------+
; 66.67 MHz ; 66.67 MHz       ; p1|altpll_component|pll|clk[1] ;      ;
+-----------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow Model Setup Summary                               ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; p1|altpll_component|pll|clk[1] ; 4.841 ; 0.000         ;
+--------------------------------+-------+---------------+


+--------------------------------------------------------+
; Slow Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; p1|altpll_component|pll|clk[1] ; 0.391 ; 0.000         ;
+--------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[1] ; 7.793  ; 0.000         ;
; CLOCK_27                       ; 18.518 ; 0.000         ;
+--------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                           ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 4.841 ; VGA_Controller:u1|oSystemState[1]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.011      ; 15.047     ;
; 4.842 ; VGA_Controller:u1|oSystemState[1]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.011      ; 15.046     ;
; 4.878 ; VGA_Controller:u1|oSystemState[2]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.011      ; 15.010     ;
; 4.879 ; VGA_Controller:u1|oSystemState[2]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.011      ; 15.009     ;
; 4.913 ; VGA_Controller:u1|oSystemState[1]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.002      ; 14.966     ;
; 4.938 ; CA_Controller:cc0|yBlock[0]                                       ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.018     ; 14.921     ;
; 4.939 ; CA_Controller:cc0|yBlock[0]                                       ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.018     ; 14.920     ;
; 4.950 ; VGA_Controller:u1|oSystemState[2]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.002      ; 14.929     ;
; 4.951 ; VGA_Controller:u1|oSystemState[0]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.018     ; 14.908     ;
; 4.952 ; VGA_Controller:u1|oSystemState[0]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.018     ; 14.907     ;
; 4.953 ; CA_Controller:cc0|offScreenD                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.018     ; 14.906     ;
; 4.954 ; CA_Controller:cc0|offScreenD                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.018     ; 14.905     ;
; 5.010 ; CA_Controller:cc0|yBlock[0]                                       ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.027     ; 14.840     ;
; 5.023 ; VGA_Controller:u1|oSystemState[0]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.027     ; 14.827     ;
; 5.025 ; CA_Controller:cc0|offScreenD                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.027     ; 14.825     ;
; 5.053 ; VGA_Controller:u1|oSystemState[1]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][14] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.028      ; 14.852     ;
; 5.053 ; VGA_Controller:u1|oSystemState[1]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][6]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.028      ; 14.852     ;
; 5.090 ; VGA_Controller:u1|oSystemState[2]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][14] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.028      ; 14.815     ;
; 5.090 ; VGA_Controller:u1|oSystemState[2]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][6]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.028      ; 14.815     ;
; 5.146 ; VGA_Controller:u1|oSystemState[1]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][10] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.021      ; 14.752     ;
; 5.150 ; CA_Controller:cc0|yBlock[0]                                       ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][14] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.001     ; 14.726     ;
; 5.150 ; CA_Controller:cc0|yBlock[0]                                       ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][6]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.001     ; 14.726     ;
; 5.163 ; VGA_Controller:u1|oSystemState[1]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][11] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.016      ; 14.730     ;
; 5.163 ; VGA_Controller:u1|oSystemState[0]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][14] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.001     ; 14.713     ;
; 5.163 ; VGA_Controller:u1|oSystemState[0]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][6]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.001     ; 14.713     ;
; 5.165 ; CA_Controller:cc0|offScreenD                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][14] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.001     ; 14.711     ;
; 5.165 ; CA_Controller:cc0|offScreenD                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][6]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.001     ; 14.711     ;
; 5.183 ; VGA_Controller:u1|oSystemState[2]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][10] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.021      ; 14.715     ;
; 5.200 ; VGA_Controller:u1|oSystemState[2]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][11] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.016      ; 14.693     ;
; 5.202 ; CA_Controller:cc0|offScreenL                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.009      ; 14.684     ;
; 5.203 ; CA_Controller:cc0|offScreenL                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.009      ; 14.683     ;
; 5.222 ; VGA_Controller:u1|oSystemState[1]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][15] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.017      ; 14.672     ;
; 5.243 ; CA_Controller:cc0|yBlock[0]                                       ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][10] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.008     ; 14.626     ;
; 5.256 ; VGA_Controller:u1|oSystemState[0]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][10] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.008     ; 14.613     ;
; 5.257 ; VGA_Controller:u1|oSystemState[1]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][12] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.025      ; 14.645     ;
; 5.258 ; CA_Controller:cc0|offScreenD                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][10] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.008     ; 14.611     ;
; 5.259 ; VGA_Controller:u1|oSystemState[2]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][15] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.017      ; 14.635     ;
; 5.260 ; CA_Controller:cc0|yBlock[0]                                       ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][11] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.013     ; 14.604     ;
; 5.273 ; VGA_Controller:u1|oSystemState[0]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][11] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.013     ; 14.591     ;
; 5.274 ; CA_Controller:cc0|offScreenL                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.000      ; 14.603     ;
; 5.275 ; CA_Controller:cc0|offScreenD                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][11] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.013     ; 14.589     ;
; 5.281 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[2][2][3]  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.020     ; 14.576     ;
; 5.282 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[2][2][3]  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.020     ; 14.575     ;
; 5.294 ; VGA_Controller:u1|oSystemState[2]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][12] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.025      ; 14.608     ;
; 5.296 ; CA_Controller:cc0|TempRegion_Controller:trc0|oldRegion[1][0][13]  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.008      ; 14.589     ;
; 5.297 ; CA_Controller:cc0|TempRegion_Controller:trc0|oldRegion[1][0][13]  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.008      ; 14.588     ;
; 5.309 ; VGA_Controller:u1|oSystemState[1]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][1]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.002      ; 14.570     ;
; 5.311 ; VGA_Controller:u1|oSystemState[1]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][8]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.021      ; 14.587     ;
; 5.319 ; CA_Controller:cc0|yBlock[0]                                       ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][15] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.012     ; 14.546     ;
; 5.332 ; VGA_Controller:u1|oSystemState[0]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][15] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.012     ; 14.533     ;
; 5.334 ; CA_Controller:cc0|offScreenD                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][15] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.012     ; 14.531     ;
; 5.346 ; VGA_Controller:u1|oSystemState[2]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][1]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.002      ; 14.533     ;
; 5.348 ; VGA_Controller:u1|oSystemState[2]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][8]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.021      ; 14.550     ;
; 5.353 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[2][2][3]  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.029     ; 14.495     ;
; 5.354 ; CA_Controller:cc0|yBlock[0]                                       ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][12] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.004     ; 14.519     ;
; 5.367 ; VGA_Controller:u1|oSystemState[0]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][12] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.004     ; 14.506     ;
; 5.368 ; CA_Controller:cc0|TempRegion_Controller:trc0|oldRegion[1][0][13]  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.001     ; 14.508     ;
; 5.369 ; CA_Controller:cc0|offScreenD                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][12] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.004     ; 14.504     ;
; 5.385 ; CA_Controller:cc0|TempRegion_Controller:trc0|oldRegion[2][1][8]   ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.006     ; 14.486     ;
; 5.386 ; CA_Controller:cc0|TempRegion_Controller:trc0|oldRegion[2][1][8]   ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.006     ; 14.485     ;
; 5.406 ; CA_Controller:cc0|yBlock[0]                                       ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][1]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.027     ; 14.444     ;
; 5.408 ; CA_Controller:cc0|yBlock[0]                                       ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][8]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.008     ; 14.461     ;
; 5.409 ; VGA_Controller:u1|oSystemState[1]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][7]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.016      ; 14.484     ;
; 5.410 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[2][1][10] ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.019     ; 14.448     ;
; 5.411 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[2][1][10] ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.019     ; 14.447     ;
; 5.414 ; CA_Controller:cc0|offScreenL                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][14] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.026      ; 14.489     ;
; 5.414 ; CA_Controller:cc0|offScreenL                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][6]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.026      ; 14.489     ;
; 5.419 ; VGA_Controller:u1|oSystemState[0]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][1]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.027     ; 14.431     ;
; 5.421 ; VGA_Controller:u1|oSystemState[0]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][8]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.008     ; 14.448     ;
; 5.421 ; CA_Controller:cc0|offScreenD                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][1]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.027     ; 14.429     ;
; 5.423 ; CA_Controller:cc0|offScreenD                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][8]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.008     ; 14.446     ;
; 5.446 ; VGA_Controller:u1|oSystemState[2]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][7]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.016      ; 14.447     ;
; 5.457 ; CA_Controller:cc0|TempRegion_Controller:trc0|oldRegion[2][1][8]   ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.015     ; 14.405     ;
; 5.480 ; CA_Controller:cc0|TempRegion_Controller:trc0|oldRegion[1][2][3]   ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.028      ; 14.425     ;
; 5.481 ; CA_Controller:cc0|TempRegion_Controller:trc0|oldRegion[1][2][3]   ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.028      ; 14.424     ;
; 5.482 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[2][1][10] ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.028     ; 14.367     ;
; 5.491 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[2][0][15] ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.018     ; 14.368     ;
; 5.492 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[2][0][15] ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.018     ; 14.367     ;
; 5.493 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[2][2][3]  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][14] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.003     ; 14.381     ;
; 5.493 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[2][2][3]  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][6]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.003     ; 14.381     ;
; 5.499 ; CA_Controller:cc0|offScreenU                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.009      ; 14.387     ;
; 5.500 ; CA_Controller:cc0|offScreenU                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.009      ; 14.386     ;
; 5.506 ; CA_Controller:cc0|yBlock[0]                                       ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][7]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.013     ; 14.358     ;
; 5.507 ; CA_Controller:cc0|offScreenL                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][10] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.019      ; 14.389     ;
; 5.508 ; CA_Controller:cc0|TempRegion_Controller:trc0|oldRegion[1][0][13]  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][14] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.025      ; 14.394     ;
; 5.508 ; CA_Controller:cc0|TempRegion_Controller:trc0|oldRegion[1][0][13]  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][6]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.025      ; 14.394     ;
; 5.518 ; VGA_Controller:u1|oSystemState[1]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][4]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.025      ; 14.384     ;
; 5.519 ; VGA_Controller:u1|oSystemState[0]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][7]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.013     ; 14.345     ;
; 5.521 ; CA_Controller:cc0|offScreenD                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][7]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.013     ; 14.343     ;
; 5.524 ; CA_Controller:cc0|offScreenL                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][11] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.014      ; 14.367     ;
; 5.529 ; CA_Controller:cc0|TempRegion_Controller:trc0|oldRegion[0][1][3]   ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.029      ; 14.377     ;
; 5.530 ; CA_Controller:cc0|TempRegion_Controller:trc0|oldRegion[0][1][3]   ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.029      ; 14.376     ;
; 5.541 ; VGA_Controller:u1|oSystemState[1]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[2][1][3]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.032      ; 14.368     ;
; 5.544 ; VGA_Controller:u1|oSystemState[1]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][2]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.021      ; 14.354     ;
; 5.546 ; CA_Controller:cc0|TempRegion_Controller:trc0|oldRegion[1][0][14]  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.014      ; 14.345     ;
; 5.547 ; CA_Controller:cc0|TempRegion_Controller:trc0|oldRegion[1][0][14]  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.014      ; 14.344     ;
; 5.548 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[2][1][4]  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.014     ; 14.315     ;
; 5.549 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[2][1][4]  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.014     ; 14.314     ;
; 5.552 ; CA_Controller:cc0|TempRegion_Controller:trc0|oldRegion[1][2][3]   ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.019      ; 14.344     ;
; 5.555 ; VGA_Controller:u1|oSystemState[2]                                 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][4]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.025      ; 14.347     ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                                                                                                              ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; Reset_Delay:r0|Cont[0]                                               ; Reset_Delay:r0|Cont[0]                                               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_Controller:u1|oVGA_H_SYNC                                        ; VGA_Controller:u1|oVGA_H_SYNC                                        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_Controller:u1|oVGA_V_SYNC                                        ; VGA_Controller:u1|oVGA_V_SYNC                                        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CA_Controller:cc0|rowB[1]                                            ; CA_Controller:cc0|rowB[1]                                            ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CA_Controller:cc0|rowB[0]                                            ; CA_Controller:cc0|rowB[0]                                            ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CA_Controller:cc0|rowM[0]                                            ; CA_Controller:cc0|rowM[0]                                            ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CA_Controller:cc0|rowM[1]                                            ; CA_Controller:cc0|rowM[1]                                            ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|PS2_CLK_debounced ; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|PS2_CLK_debounced ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|ReadingChar       ; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|ReadingChar       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|BitCntr[0]        ; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|BitCntr[0]        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|BitCntr[1]        ; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|BitCntr[1]        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|BitCntr[2]        ; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|BitCntr[2]        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|BitCntr[3]        ; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|BitCntr[3]        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[1][7]                              ; Keyboard_Controller:kc0|ScanBytes[1][7]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanByteCntr[0]                              ; Keyboard_Controller:kc0|ScanByteCntr[0]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanByteCntr[1]                              ; Keyboard_Controller:kc0|ScanByteCntr[1]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[0][0]                              ; Keyboard_Controller:kc0|ScanBytes[0][0]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[0][7]                              ; Keyboard_Controller:kc0|ScanBytes[0][7]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[0][3]                              ; Keyboard_Controller:kc0|ScanBytes[0][3]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[0][2]                              ; Keyboard_Controller:kc0|ScanBytes[0][2]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[0][5]                              ; Keyboard_Controller:kc0|ScanBytes[0][5]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[0][1]                              ; Keyboard_Controller:kc0|ScanBytes[0][1]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[0][6]                              ; Keyboard_Controller:kc0|ScanBytes[0][6]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[1][5]                              ; Keyboard_Controller:kc0|ScanBytes[1][5]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[1][3]                              ; Keyboard_Controller:kc0|ScanBytes[1][3]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[1][1]                              ; Keyboard_Controller:kc0|ScanBytes[1][1]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[1][0]                              ; Keyboard_Controller:kc0|ScanBytes[1][0]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[1][4]                              ; Keyboard_Controller:kc0|ScanBytes[1][4]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[0][4]                              ; Keyboard_Controller:kc0|ScanBytes[0][4]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[2][6]                              ; Keyboard_Controller:kc0|ScanBytes[2][6]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[2][1]                              ; Keyboard_Controller:kc0|ScanBytes[2][1]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[2][7]                              ; Keyboard_Controller:kc0|ScanBytes[2][7]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[2][5]                              ; Keyboard_Controller:kc0|ScanBytes[2][5]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[2][4]                              ; Keyboard_Controller:kc0|ScanBytes[2][4]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[2][3]                              ; Keyboard_Controller:kc0|ScanBytes[2][3]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[2][0]                              ; Keyboard_Controller:kc0|ScanBytes[2][0]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[2][2]                              ; Keyboard_Controller:kc0|ScanBytes[2][2]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[5][4]                              ; Keyboard_Controller:kc0|ScanBytes[5][4]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[5][0]                              ; Keyboard_Controller:kc0|ScanBytes[5][0]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[5][3]                              ; Keyboard_Controller:kc0|ScanBytes[5][3]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[5][5]                              ; Keyboard_Controller:kc0|ScanBytes[5][5]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[3][6]                              ; Keyboard_Controller:kc0|ScanBytes[3][6]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[3][1]                              ; Keyboard_Controller:kc0|ScanBytes[3][1]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[3][5]                              ; Keyboard_Controller:kc0|ScanBytes[3][5]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[4][4]                              ; Keyboard_Controller:kc0|ScanBytes[4][4]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[4][3]                              ; Keyboard_Controller:kc0|ScanBytes[4][3]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[5][7]                              ; Keyboard_Controller:kc0|ScanBytes[5][7]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[5][6]                              ; Keyboard_Controller:kc0|ScanBytes[5][6]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[4][7]                              ; Keyboard_Controller:kc0|ScanBytes[4][7]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[4][2]                              ; Keyboard_Controller:kc0|ScanBytes[4][2]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[4][1]                              ; Keyboard_Controller:kc0|ScanBytes[4][1]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[4][6]                              ; Keyboard_Controller:kc0|ScanBytes[4][6]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[3][2]                              ; Keyboard_Controller:kc0|ScanBytes[3][2]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[3][3]                              ; Keyboard_Controller:kc0|ScanBytes[3][3]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[3][7]                              ; Keyboard_Controller:kc0|ScanBytes[3][7]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[4][0]                              ; Keyboard_Controller:kc0|ScanBytes[4][0]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[4][5]                              ; Keyboard_Controller:kc0|ScanBytes[4][5]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[3][4]                              ; Keyboard_Controller:kc0|ScanBytes[3][4]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[3][0]                              ; Keyboard_Controller:kc0|ScanBytes[3][0]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[5][1]                              ; Keyboard_Controller:kc0|ScanBytes[5][1]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[5][2]                              ; Keyboard_Controller:kc0|ScanBytes[5][2]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanByteCntr[2]                              ; Keyboard_Controller:kc0|ScanByteCntr[2]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[1][6]                              ; Keyboard_Controller:kc0|ScanBytes[1][6]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[7][6]                              ; Keyboard_Controller:kc0|ScanBytes[7][6]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[7][5]                              ; Keyboard_Controller:kc0|ScanBytes[7][5]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[7][7]                              ; Keyboard_Controller:kc0|ScanBytes[7][7]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[7][0]                              ; Keyboard_Controller:kc0|ScanBytes[7][0]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[7][4]                              ; Keyboard_Controller:kc0|ScanBytes[7][4]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[7][3]                              ; Keyboard_Controller:kc0|ScanBytes[7][3]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[7][1]                              ; Keyboard_Controller:kc0|ScanBytes[7][1]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[7][2]                              ; Keyboard_Controller:kc0|ScanBytes[7][2]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[6][2]                              ; Keyboard_Controller:kc0|ScanBytes[6][2]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[6][4]                              ; Keyboard_Controller:kc0|ScanBytes[6][4]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[6][3]                              ; Keyboard_Controller:kc0|ScanBytes[6][3]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[6][5]                              ; Keyboard_Controller:kc0|ScanBytes[6][5]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[6][6]                              ; Keyboard_Controller:kc0|ScanBytes[6][6]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[6][0]                              ; Keyboard_Controller:kc0|ScanBytes[6][0]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[6][7]                              ; Keyboard_Controller:kc0|ScanBytes[6][7]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[6][1]                              ; Keyboard_Controller:kc0|ScanBytes[6][1]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Keyboard_Controller:kc0|ScanBytes[1][2]                              ; Keyboard_Controller:kc0|ScanBytes[1][2]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Input_Controller:ic0|PRESSED_PAUSE                                   ; Input_Controller:ic0|PRESSED_PAUSE                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Input_Controller:ic0|oFrameHold                                      ; Input_Controller:ic0|oFrameHold                                      ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Input_Controller:ic0|oCursorSize[0]                                  ; Input_Controller:ic0|oCursorSize[0]                                  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Input_Controller:ic0|PRESSED_SIZE_PLUS                               ; Input_Controller:ic0|PRESSED_SIZE_PLUS                               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Input_Controller:ic0|HOLDING_LEFT_ARROW                              ; Input_Controller:ic0|HOLDING_LEFT_ARROW                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Input_Controller:ic0|HOLDING_RIGHT_ARROW                             ; Input_Controller:ic0|HOLDING_RIGHT_ARROW                             ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Input_Controller:ic0|HOLDING_UP_ARROW                                ; Input_Controller:ic0|HOLDING_UP_ARROW                                ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Input_Controller:ic0|HOLDING_DOWN_ARROW                              ; Input_Controller:ic0|HOLDING_DOWN_ARROW                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Input_Controller:ic0|HOLDING_DRAW                                    ; Input_Controller:ic0|HOLDING_DRAW                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CA_Controller:cc0|rowT[0]                                            ; CA_Controller:cc0|rowT[0]                                            ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CA_Controller:cc0|rowT[1]                                            ; CA_Controller:cc0|rowT[1]                                            ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Troll_Controller:tc0|TrollFrameCntr[0]                               ; Troll_Controller:tc0|TrollFrameCntr[0]                               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Troll_Controller:tc0|TrollFrameCntr[2]                               ; Troll_Controller:tc0|TrollFrameCntr[2]                               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Troll_Controller:tc0|TrollFrameCntr[3]                               ; Troll_Controller:tc0|TrollFrameCntr[3]                               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Troll_Controller:tc0|TrollFrameCntr[1]                               ; Troll_Controller:tc0|TrollFrameCntr[1]                               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Troll_Controller:tc0|oTrollFlame                                     ; Troll_Controller:tc0|oTrollFlame                                     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Input_Controller:ic0|PRESSED_OIL_FAUCET                              ; Input_Controller:ic0|PRESSED_OIL_FAUCET                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Input_Controller:ic0|oFaucetSize_OIL[0]                              ; Input_Controller:ic0|oFaucetSize_OIL[0]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Input_Controller:ic0|oFaucetSize_OIL[1]                              ; Input_Controller:ic0|oFaucetSize_OIL[1]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Input_Controller:ic0|oFaucetSize_OIL[2]                              ; Input_Controller:ic0|oFaucetSize_OIL[2]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                                                                                                                        ;
+-------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg5 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg6 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg7 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg5 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg6 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg7 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[1].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[1].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg1 ;
+-------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; KEY[*]       ; CLOCK_27   ; 10.311 ; 10.311 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  KEY[0]      ; CLOCK_27   ; 9.839  ; 9.839  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  KEY[1]      ; CLOCK_27   ; 9.562  ; 9.562  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  KEY[2]      ; CLOCK_27   ; 9.784  ; 9.784  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  KEY[3]      ; CLOCK_27   ; 10.311 ; 10.311 ; Rise       ; p1|altpll_component|pll|clk[1] ;
; PS2_CLK      ; CLOCK_27   ; 6.461  ; 6.461  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; PS2_DAT      ; CLOCK_27   ; 6.695  ; 6.695  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; CLOCK_27   ; 7.122  ; 7.122  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 6.897  ; 6.897  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 7.040  ; 7.040  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 6.888  ; 6.888  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 7.122  ; 7.122  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 6.681  ; 6.681  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 6.889  ; 6.889  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 6.697  ; 6.697  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 6.848  ; 6.848  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 6.896  ; 6.896  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 6.837  ; 6.837  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 6.526  ; 6.526  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 6.624  ; 6.624  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 6.351  ; 6.351  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 6.540  ; 6.540  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 6.265  ; 6.265  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 6.162  ; 6.162  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; SW[*]        ; CLOCK_27   ; 8.549  ; 8.549  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[0]       ; CLOCK_27   ; 3.161  ; 3.161  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[1]       ; CLOCK_27   ; 2.660  ; 2.660  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[2]       ; CLOCK_27   ; 2.910  ; 2.910  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[3]       ; CLOCK_27   ; 2.720  ; 2.720  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[4]       ; CLOCK_27   ; 5.369  ; 5.369  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[5]       ; CLOCK_27   ; 4.540  ; 4.540  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[6]       ; CLOCK_27   ; 5.031  ; 5.031  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[8]       ; CLOCK_27   ; 2.451  ; 2.451  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[9]       ; CLOCK_27   ; 2.167  ; 2.167  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[10]      ; CLOCK_27   ; 2.570  ; 2.570  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[11]      ; CLOCK_27   ; 2.603  ; 2.603  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[13]      ; CLOCK_27   ; 8.095  ; 8.095  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[14]      ; CLOCK_27   ; 8.322  ; 8.322  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[15]      ; CLOCK_27   ; 7.937  ; 7.937  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[16]      ; CLOCK_27   ; 8.549  ; 8.549  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[17]      ; CLOCK_27   ; 7.818  ; 7.818  ; Rise       ; p1|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; KEY[*]       ; CLOCK_27   ; -8.059 ; -8.059 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  KEY[0]      ; CLOCK_27   ; -8.333 ; -8.333 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  KEY[1]      ; CLOCK_27   ; -8.059 ; -8.059 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  KEY[2]      ; CLOCK_27   ; -8.281 ; -8.281 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  KEY[3]      ; CLOCK_27   ; -8.763 ; -8.763 ; Rise       ; p1|altpll_component|pll|clk[1] ;
; PS2_CLK      ; CLOCK_27   ; -6.231 ; -6.231 ; Rise       ; p1|altpll_component|pll|clk[1] ;
; PS2_DAT      ; CLOCK_27   ; -6.412 ; -6.412 ; Rise       ; p1|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; CLOCK_27   ; -5.846 ; -5.846 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; -6.497 ; -6.497 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; -6.513 ; -6.513 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; -6.491 ; -6.491 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; -6.615 ; -6.615 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; -6.305 ; -6.305 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; -6.475 ; -6.475 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; -6.332 ; -6.332 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; -6.448 ; -6.448 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; -6.361 ; -6.361 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; -6.469 ; -6.469 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_27   ; -6.023 ; -6.023 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_27   ; -6.221 ; -6.221 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_27   ; -5.846 ; -5.846 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_27   ; -6.171 ; -6.171 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_27   ; -6.034 ; -6.034 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_27   ; -5.924 ; -5.924 ; Rise       ; p1|altpll_component|pll|clk[1] ;
; SW[*]        ; CLOCK_27   ; -1.937 ; -1.937 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[0]       ; CLOCK_27   ; -2.175 ; -2.175 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[1]       ; CLOCK_27   ; -2.426 ; -2.426 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[2]       ; CLOCK_27   ; -2.103 ; -2.103 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[3]       ; CLOCK_27   ; -2.183 ; -2.183 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[4]       ; CLOCK_27   ; -3.823 ; -3.823 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[5]       ; CLOCK_27   ; -3.013 ; -3.013 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[6]       ; CLOCK_27   ; -2.121 ; -2.121 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[8]       ; CLOCK_27   ; -2.221 ; -2.221 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[9]       ; CLOCK_27   ; -1.937 ; -1.937 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[10]      ; CLOCK_27   ; -2.340 ; -2.340 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[11]      ; CLOCK_27   ; -2.373 ; -2.373 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[13]      ; CLOCK_27   ; -6.659 ; -6.659 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[14]      ; CLOCK_27   ; -7.095 ; -7.095 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[15]      ; CLOCK_27   ; -6.492 ; -6.492 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[16]      ; CLOCK_27   ; -6.823 ; -6.823 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[17]      ; CLOCK_27   ; -7.588 ; -7.588 ; Rise       ; p1|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; VGA_CLK        ; CLOCK_27   ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK        ; CLOCK_27   ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_27   ; 6.899  ; 6.899  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_27   ; 6.691  ; 6.691  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_27   ; 6.647  ; 6.647  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_27   ; 6.680  ; 6.680  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_27   ; 5.884  ; 5.884  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_27   ; 6.611  ; 6.611  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_27   ; 5.906  ; 5.906  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_27   ; 6.424  ; 6.424  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_27   ; 6.899  ; 6.899  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_27   ; 6.406  ; 6.406  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_27   ; 6.202  ; 6.202  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_27   ; 5.637  ; 5.637  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_27   ; 5.700  ; 5.700  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_27   ; 6.232  ; 6.232  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_27   ; 6.277  ; 6.277  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_27   ; 6.169  ; 6.169  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_27   ; 5.522  ; 5.522  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_27   ; 5.393  ; 5.393  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_27   ; 5.752  ; 5.752  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_27   ; 5.831  ; 5.831  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_27   ; 5.831  ; 5.831  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_27   ; 5.320  ; 5.320  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_27   ; 5.324  ; 5.324  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_27   ; 5.557  ; 5.557  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_27   ; 5.074  ; 5.074  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_27   ; 5.204  ; 5.204  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_27   ; 5.029  ; 5.029  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_27   ; 5.365  ; 5.365  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_27   ; 5.308  ; 5.308  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_27   ; 5.284  ; 5.284  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_27   ; 4.851  ; 4.851  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_27   ; 5.143  ; 5.143  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_27   ; 5.054  ; 5.054  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_27   ; 4.825  ; 4.825  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_27   ; 5.039  ; 5.039  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_27   ; 4.842  ; 4.842  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; CLOCK_27   ; 5.598  ; 5.598  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_B[*]       ; CLOCK_27   ; 4.512  ; 4.512  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[2]      ; CLOCK_27   ; 4.211  ; 4.211  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[3]      ; CLOCK_27   ; 4.203  ; 4.203  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[4]      ; CLOCK_27   ; 4.481  ; 4.481  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[5]      ; CLOCK_27   ; 4.512  ; 4.512  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[6]      ; CLOCK_27   ; 4.445  ; 4.445  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[7]      ; CLOCK_27   ; 4.453  ; 4.453  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[8]      ; CLOCK_27   ; 4.445  ; 4.445  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[9]      ; CLOCK_27   ; 4.452  ; 4.452  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_BLANK      ; CLOCK_27   ; 6.756  ; 6.756  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_G[*]       ; CLOCK_27   ; 4.219  ; 4.219  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[2]      ; CLOCK_27   ; 4.211  ; 4.211  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[3]      ; CLOCK_27   ; 4.219  ; 4.219  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[4]      ; CLOCK_27   ; 4.012  ; 4.012  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[5]      ; CLOCK_27   ; 4.014  ; 4.014  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[6]      ; CLOCK_27   ; 3.969  ; 3.969  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[7]      ; CLOCK_27   ; 3.990  ; 3.990  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[8]      ; CLOCK_27   ; 3.994  ; 3.994  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[9]      ; CLOCK_27   ; 3.997  ; 3.997  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_HS         ; CLOCK_27   ; 5.604  ; 5.604  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_R[*]       ; CLOCK_27   ; 4.476  ; 4.476  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[2]      ; CLOCK_27   ; 4.475  ; 4.475  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[3]      ; CLOCK_27   ; 4.424  ; 4.424  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[4]      ; CLOCK_27   ; 4.476  ; 4.476  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[5]      ; CLOCK_27   ; 4.421  ; 4.421  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[6]      ; CLOCK_27   ; 4.176  ; 4.176  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[7]      ; CLOCK_27   ; 4.185  ; 4.185  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[8]      ; CLOCK_27   ; 4.162  ; 4.162  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[9]      ; CLOCK_27   ; 4.183  ; 4.183  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_VS         ; CLOCK_27   ; 5.332  ; 5.332  ; Rise       ; p1|altpll_component|pll|clk[1] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; VGA_CLK        ; CLOCK_27   ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK        ; CLOCK_27   ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_27   ; 5.393  ; 5.393  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_27   ; 6.691  ; 6.691  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_27   ; 6.647  ; 6.647  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_27   ; 6.680  ; 6.680  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_27   ; 5.884  ; 5.884  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_27   ; 6.611  ; 6.611  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_27   ; 5.906  ; 5.906  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_27   ; 6.424  ; 6.424  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_27   ; 6.899  ; 6.899  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_27   ; 6.406  ; 6.406  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_27   ; 6.202  ; 6.202  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_27   ; 5.637  ; 5.637  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_27   ; 5.700  ; 5.700  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_27   ; 6.232  ; 6.232  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_27   ; 6.277  ; 6.277  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_27   ; 6.169  ; 6.169  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_27   ; 5.522  ; 5.522  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_27   ; 5.393  ; 5.393  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_27   ; 5.752  ; 5.752  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_27   ; 4.825  ; 4.825  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_27   ; 5.831  ; 5.831  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_27   ; 5.320  ; 5.320  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_27   ; 5.324  ; 5.324  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_27   ; 5.557  ; 5.557  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_27   ; 5.074  ; 5.074  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_27   ; 5.204  ; 5.204  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_27   ; 5.029  ; 5.029  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_27   ; 5.365  ; 5.365  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_27   ; 5.308  ; 5.308  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_27   ; 5.284  ; 5.284  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_27   ; 4.851  ; 4.851  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_27   ; 5.143  ; 5.143  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_27   ; 5.054  ; 5.054  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_27   ; 4.825  ; 4.825  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_27   ; 5.039  ; 5.039  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_27   ; 4.842  ; 4.842  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; CLOCK_27   ; 5.598  ; 5.598  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_B[*]       ; CLOCK_27   ; 4.203  ; 4.203  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[2]      ; CLOCK_27   ; 4.211  ; 4.211  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[3]      ; CLOCK_27   ; 4.203  ; 4.203  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[4]      ; CLOCK_27   ; 4.481  ; 4.481  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[5]      ; CLOCK_27   ; 4.512  ; 4.512  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[6]      ; CLOCK_27   ; 4.445  ; 4.445  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[7]      ; CLOCK_27   ; 4.453  ; 4.453  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[8]      ; CLOCK_27   ; 4.445  ; 4.445  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[9]      ; CLOCK_27   ; 4.452  ; 4.452  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_BLANK      ; CLOCK_27   ; 6.379  ; 6.379  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_G[*]       ; CLOCK_27   ; 3.969  ; 3.969  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[2]      ; CLOCK_27   ; 4.211  ; 4.211  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[3]      ; CLOCK_27   ; 4.219  ; 4.219  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[4]      ; CLOCK_27   ; 4.012  ; 4.012  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[5]      ; CLOCK_27   ; 4.014  ; 4.014  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[6]      ; CLOCK_27   ; 3.969  ; 3.969  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[7]      ; CLOCK_27   ; 3.990  ; 3.990  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[8]      ; CLOCK_27   ; 3.994  ; 3.994  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[9]      ; CLOCK_27   ; 3.997  ; 3.997  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_HS         ; CLOCK_27   ; 5.604  ; 5.604  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_R[*]       ; CLOCK_27   ; 4.162  ; 4.162  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[2]      ; CLOCK_27   ; 4.475  ; 4.475  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[3]      ; CLOCK_27   ; 4.424  ; 4.424  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[4]      ; CLOCK_27   ; 4.476  ; 4.476  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[5]      ; CLOCK_27   ; 4.421  ; 4.421  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[6]      ; CLOCK_27   ; 4.176  ; 4.176  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[7]      ; CLOCK_27   ; 4.185  ; 4.185  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[8]      ; CLOCK_27   ; 4.162  ; 4.162  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[9]      ; CLOCK_27   ; 4.183  ; 4.183  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_VS         ; CLOCK_27   ; 5.332  ; 5.332  ; Rise       ; p1|altpll_component|pll|clk[1] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Output Enable Times                                                                    ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 5.115 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 5.641 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 5.651 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 5.637 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 5.617 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 5.344 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 5.344 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 5.344 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 5.326 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 5.376 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 5.376 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 5.363 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 5.363 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 5.115 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 5.115 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 5.330 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 5.334 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                            ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 5.115 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 5.641 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 5.651 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 5.637 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 5.617 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 5.344 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 5.344 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 5.344 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 5.326 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 5.376 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 5.376 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 5.363 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 5.363 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 5.115 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 5.115 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 5.330 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 5.334 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                            ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 5.115     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 5.641     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 5.651     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 5.637     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 5.617     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 5.344     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 5.344     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 5.344     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 5.326     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 5.376     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 5.376     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 5.363     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 5.363     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 5.115     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 5.115     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 5.330     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 5.334     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                    ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 5.115     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 5.641     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 5.651     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 5.637     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 5.617     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 5.344     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 5.344     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 5.344     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 5.326     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 5.376     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 5.376     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 5.363     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 5.363     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 5.115     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 5.115     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 5.330     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 5.334     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[1] ; 13.210 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; p1|altpll_component|pll|clk[1] ; 0.215 ; 0.000         ;
+--------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[1] ; 7.793  ; 0.000         ;
; CLOCK_27                       ; 18.518 ; 0.000         ;
+--------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                             ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                              ; To Node                                                           ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 13.210 ; CA_Controller:cc0|offScreenD                                                                                                                           ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.017     ; 6.646      ;
; 13.211 ; CA_Controller:cc0|offScreenD                                                                                                                           ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.017     ; 6.645      ;
; 13.249 ; CA_Controller:cc0|offScreenD                                                                                                                           ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.024     ; 6.600      ;
; 13.265 ; CA_Controller:cc0|yBlock[0]                                                                                                                            ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.017     ; 6.591      ;
; 13.266 ; CA_Controller:cc0|yBlock[0]                                                                                                                            ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.017     ; 6.590      ;
; 13.282 ; VGA_Controller:u1|oSystemState[0]                                                                                                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.017     ; 6.574      ;
; 13.283 ; VGA_Controller:u1|oSystemState[0]                                                                                                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.017     ; 6.573      ;
; 13.285 ; VGA_Controller:u1|oSystemState[2]                                                                                                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.007      ; 6.595      ;
; 13.286 ; VGA_Controller:u1|oSystemState[2]                                                                                                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.007      ; 6.594      ;
; 13.291 ; VGA_Controller:u1|oSystemState[1]                                                                                                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.007      ; 6.589      ;
; 13.292 ; VGA_Controller:u1|oSystemState[1]                                                                                                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.007      ; 6.588      ;
; 13.304 ; CA_Controller:cc0|offScreenD                                                                                                                           ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][6]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.001     ; 6.568      ;
; 13.304 ; CA_Controller:cc0|yBlock[0]                                                                                                                            ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.024     ; 6.545      ;
; 13.305 ; CA_Controller:cc0|offScreenD                                                                                                                           ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][14] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.001     ; 6.567      ;
; 13.321 ; VGA_Controller:u1|oSystemState[0]                                                                                                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.024     ; 6.528      ;
; 13.324 ; VGA_Controller:u1|oSystemState[2]                                                                                                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.000      ; 6.549      ;
; 13.327 ; CA_Controller:cc0|offScreenD                                                                                                                           ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][11] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.011     ; 6.535      ;
; 13.330 ; VGA_Controller:u1|oSystemState[1]                                                                                                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.000      ; 6.543      ;
; 13.346 ; CA_Controller:cc0|offScreenD                                                                                                                           ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][15] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.011     ; 6.516      ;
; 13.359 ; CA_Controller:cc0|offScreenD                                                                                                                           ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][10] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.007     ; 6.507      ;
; 13.359 ; CA_Controller:cc0|yBlock[0]                                                                                                                            ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][6]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.001     ; 6.513      ;
; 13.360 ; CA_Controller:cc0|yBlock[0]                                                                                                                            ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][14] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.001     ; 6.512      ;
; 13.376 ; VGA_Controller:u1|oSystemState[0]                                                                                                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][6]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.001     ; 6.496      ;
; 13.377 ; VGA_Controller:u1|oSystemState[0]                                                                                                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][14] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.001     ; 6.495      ;
; 13.379 ; VGA_Controller:u1|oSystemState[2]                                                                                                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][6]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.023      ; 6.517      ;
; 13.380 ; VGA_Controller:u1|oSystemState[2]                                                                                                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][14] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.023      ; 6.516      ;
; 13.382 ; CA_Controller:cc0|yBlock[0]                                                                                                                            ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][11] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.011     ; 6.480      ;
; 13.385 ; VGA_Controller:u1|oSystemState[1]                                                                                                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][6]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.023      ; 6.511      ;
; 13.386 ; VGA_Controller:u1|oSystemState[1]                                                                                                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][14] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.023      ; 6.510      ;
; 13.395 ; CA_Controller:cc0|offScreenD                                                                                                                           ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][12] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.003     ; 6.475      ;
; 13.399 ; VGA_Controller:u1|oSystemState[0]                                                                                                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][11] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.011     ; 6.463      ;
; 13.401 ; CA_Controller:cc0|yBlock[0]                                                                                                                            ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][15] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.011     ; 6.461      ;
; 13.402 ; VGA_Controller:u1|oSystemState[2]                                                                                                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][11] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.013      ; 6.484      ;
; 13.408 ; VGA_Controller:u1|oSystemState[1]                                                                                                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][11] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.013      ; 6.478      ;
; 13.412 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg0  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 6.379      ;
; 13.412 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg1  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 6.379      ;
; 13.412 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg2  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 6.379      ;
; 13.412 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg3  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 6.379      ;
; 13.412 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg4  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 6.379      ;
; 13.412 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg5  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 6.379      ;
; 13.412 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg6  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 6.379      ;
; 13.412 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg7  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 6.379      ;
; 13.412 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg8  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 6.379      ;
; 13.412 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg9  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 6.379      ;
; 13.412 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg10 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 6.379      ;
; 13.412 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg11 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 6.379      ;
; 13.413 ; CA_Controller:cc0|offScreenD                                                                                                                           ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][1]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.024     ; 6.436      ;
; 13.413 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg0  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 6.378      ;
; 13.413 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg1  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 6.378      ;
; 13.413 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg2  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 6.378      ;
; 13.413 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg3  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 6.378      ;
; 13.413 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg4  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 6.378      ;
; 13.413 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg5  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 6.378      ;
; 13.413 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg6  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 6.378      ;
; 13.413 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg7  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 6.378      ;
; 13.413 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg8  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 6.378      ;
; 13.413 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg9  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 6.378      ;
; 13.413 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg10 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 6.378      ;
; 13.413 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg11 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.082     ; 6.378      ;
; 13.414 ; CA_Controller:cc0|yBlock[0]                                                                                                                            ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][10] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.007     ; 6.452      ;
; 13.418 ; VGA_Controller:u1|oSystemState[0]                                                                                                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][15] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.011     ; 6.444      ;
; 13.419 ; CA_Controller:cc0|offScreenD                                                                                                                           ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][7]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.012     ; 6.442      ;
; 13.421 ; VGA_Controller:u1|oSystemState[2]                                                                                                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][15] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.013      ; 6.465      ;
; 13.422 ; CA_Controller:cc0|offScreenD                                                                                                                           ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][8]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.007     ; 6.444      ;
; 13.427 ; VGA_Controller:u1|oSystemState[1]                                                                                                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][15] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.013      ; 6.459      ;
; 13.431 ; VGA_Controller:u1|oSystemState[0]                                                                                                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][10] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.007     ; 6.435      ;
; 13.434 ; VGA_Controller:u1|oSystemState[2]                                                                                                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][10] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.017      ; 6.456      ;
; 13.438 ; CA_Controller:cc0|offScreenD                                                                                                                           ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[2][1][3]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.003      ; 6.438      ;
; 13.440 ; VGA_Controller:u1|oSystemState[1]                                                                                                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][10] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.017      ; 6.450      ;
; 13.445 ; CA_Controller:cc0|offScreenD                                                                                                                           ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[2][1][2]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.001      ; 6.429      ;
; 13.450 ; CA_Controller:cc0|yBlock[0]                                                                                                                            ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][12] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.003     ; 6.420      ;
; 13.451 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg0  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.089     ; 6.333      ;
; 13.451 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg1  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.089     ; 6.333      ;
; 13.451 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg2  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.089     ; 6.333      ;
; 13.451 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg3  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.089     ; 6.333      ;
; 13.451 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg4  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.089     ; 6.333      ;
; 13.451 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg5  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.089     ; 6.333      ;
; 13.451 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg6  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.089     ; 6.333      ;
; 13.451 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg7  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.089     ; 6.333      ;
; 13.451 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg8  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.089     ; 6.333      ;
; 13.451 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg9  ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.089     ; 6.333      ;
; 13.451 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg10 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.089     ; 6.333      ;
; 13.451 ; CA_Controller:cc0|TempRegion_Controller:trc0|CircleROM:circleROM|altsyncram:Ram0_rtl_0|altsyncram_6071:auto_generated|ram_block1a0~porta_address_reg11 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][9]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.089     ; 6.333      ;
; 13.453 ; CA_Controller:cc0|offScreenL                                                                                                                           ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.005      ; 6.425      ;
; 13.454 ; CA_Controller:cc0|offScreenL                                                                                                                           ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.005      ; 6.424      ;
; 13.462 ; CA_Controller:cc0|offScreenD                                                                                                                           ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[2][1][12] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.003      ; 6.414      ;
; 13.467 ; VGA_Controller:u1|oSystemState[0]                                                                                                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][12] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.003     ; 6.403      ;
; 13.468 ; CA_Controller:cc0|yBlock[0]                                                                                                                            ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][1]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.024     ; 6.381      ;
; 13.470 ; VGA_Controller:u1|oSystemState[2]                                                                                                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][12] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.021      ; 6.424      ;
; 13.474 ; CA_Controller:cc0|yBlock[0]                                                                                                                            ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][7]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.012     ; 6.387      ;
; 13.475 ; CA_Controller:cc0|offScreenD                                                                                                                           ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[2][1][11] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.000      ; 6.398      ;
; 13.476 ; VGA_Controller:u1|oSystemState[1]                                                                                                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][12] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.021      ; 6.418      ;
; 13.477 ; CA_Controller:cc0|yBlock[0]                                                                                                                            ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][8]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.007     ; 6.389      ;
; 13.484 ; CA_Controller:cc0|offScreenD                                                                                                                           ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][2]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.007     ; 6.382      ;
; 13.485 ; VGA_Controller:u1|oSystemState[0]                                                                                                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][1]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.024     ; 6.364      ;
; 13.488 ; VGA_Controller:u1|oSystemState[2]                                                                                                                      ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][1]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; 0.000      ; 6.385      ;
; 13.488 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[2][2][3]                                                                                       ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][13] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.019     ; 6.366      ;
; 13.489 ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[2][2][3]                                                                                       ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][5]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.019     ; 6.365      ;
; 13.491 ; CA_Controller:cc0|offScreenD                                                                                                                           ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[2][1][4]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.003     ; 6.379      ;
; 13.491 ; CA_Controller:cc0|offScreenD                                                                                                                           ; CA_Controller:cc0|TempRegion_Controller:trc0|tempRegion[1][1][3]  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 19.841       ; -0.011     ; 6.371      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                                                                                                              ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; Reset_Delay:r0|Cont[0]                                               ; Reset_Delay:r0|Cont[0]                                               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Controller:u1|oVGA_H_SYNC                                        ; VGA_Controller:u1|oVGA_H_SYNC                                        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Controller:u1|oVGA_V_SYNC                                        ; VGA_Controller:u1|oVGA_V_SYNC                                        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CA_Controller:cc0|rowB[1]                                            ; CA_Controller:cc0|rowB[1]                                            ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CA_Controller:cc0|rowB[0]                                            ; CA_Controller:cc0|rowB[0]                                            ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CA_Controller:cc0|rowM[0]                                            ; CA_Controller:cc0|rowM[0]                                            ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CA_Controller:cc0|rowM[1]                                            ; CA_Controller:cc0|rowM[1]                                            ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|PS2_CLK_debounced ; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|PS2_CLK_debounced ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|ReadingChar       ; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|ReadingChar       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|BitCntr[0]        ; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|BitCntr[0]        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|BitCntr[1]        ; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|BitCntr[1]        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|BitCntr[2]        ; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|BitCntr[2]        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|BitCntr[3]        ; Keyboard_Controller:kc0|PS2_ScanCodeReader:PS2_SCR|BitCntr[3]        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[1][7]                              ; Keyboard_Controller:kc0|ScanBytes[1][7]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanByteCntr[0]                              ; Keyboard_Controller:kc0|ScanByteCntr[0]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanByteCntr[1]                              ; Keyboard_Controller:kc0|ScanByteCntr[1]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[0][0]                              ; Keyboard_Controller:kc0|ScanBytes[0][0]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[0][7]                              ; Keyboard_Controller:kc0|ScanBytes[0][7]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[0][3]                              ; Keyboard_Controller:kc0|ScanBytes[0][3]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[0][2]                              ; Keyboard_Controller:kc0|ScanBytes[0][2]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[0][5]                              ; Keyboard_Controller:kc0|ScanBytes[0][5]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[0][1]                              ; Keyboard_Controller:kc0|ScanBytes[0][1]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[0][6]                              ; Keyboard_Controller:kc0|ScanBytes[0][6]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[1][5]                              ; Keyboard_Controller:kc0|ScanBytes[1][5]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[1][3]                              ; Keyboard_Controller:kc0|ScanBytes[1][3]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[1][1]                              ; Keyboard_Controller:kc0|ScanBytes[1][1]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[1][0]                              ; Keyboard_Controller:kc0|ScanBytes[1][0]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[1][4]                              ; Keyboard_Controller:kc0|ScanBytes[1][4]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[0][4]                              ; Keyboard_Controller:kc0|ScanBytes[0][4]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[2][6]                              ; Keyboard_Controller:kc0|ScanBytes[2][6]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[2][1]                              ; Keyboard_Controller:kc0|ScanBytes[2][1]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[2][7]                              ; Keyboard_Controller:kc0|ScanBytes[2][7]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[2][5]                              ; Keyboard_Controller:kc0|ScanBytes[2][5]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[2][4]                              ; Keyboard_Controller:kc0|ScanBytes[2][4]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[2][3]                              ; Keyboard_Controller:kc0|ScanBytes[2][3]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[2][0]                              ; Keyboard_Controller:kc0|ScanBytes[2][0]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[2][2]                              ; Keyboard_Controller:kc0|ScanBytes[2][2]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[5][4]                              ; Keyboard_Controller:kc0|ScanBytes[5][4]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[5][0]                              ; Keyboard_Controller:kc0|ScanBytes[5][0]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[5][3]                              ; Keyboard_Controller:kc0|ScanBytes[5][3]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[5][5]                              ; Keyboard_Controller:kc0|ScanBytes[5][5]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[3][6]                              ; Keyboard_Controller:kc0|ScanBytes[3][6]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[3][1]                              ; Keyboard_Controller:kc0|ScanBytes[3][1]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[3][5]                              ; Keyboard_Controller:kc0|ScanBytes[3][5]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[4][4]                              ; Keyboard_Controller:kc0|ScanBytes[4][4]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[4][3]                              ; Keyboard_Controller:kc0|ScanBytes[4][3]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[5][7]                              ; Keyboard_Controller:kc0|ScanBytes[5][7]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[5][6]                              ; Keyboard_Controller:kc0|ScanBytes[5][6]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[4][7]                              ; Keyboard_Controller:kc0|ScanBytes[4][7]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[4][2]                              ; Keyboard_Controller:kc0|ScanBytes[4][2]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[4][1]                              ; Keyboard_Controller:kc0|ScanBytes[4][1]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[4][6]                              ; Keyboard_Controller:kc0|ScanBytes[4][6]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[3][2]                              ; Keyboard_Controller:kc0|ScanBytes[3][2]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[3][3]                              ; Keyboard_Controller:kc0|ScanBytes[3][3]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[3][7]                              ; Keyboard_Controller:kc0|ScanBytes[3][7]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[4][0]                              ; Keyboard_Controller:kc0|ScanBytes[4][0]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[4][5]                              ; Keyboard_Controller:kc0|ScanBytes[4][5]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[3][4]                              ; Keyboard_Controller:kc0|ScanBytes[3][4]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[3][0]                              ; Keyboard_Controller:kc0|ScanBytes[3][0]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[5][1]                              ; Keyboard_Controller:kc0|ScanBytes[5][1]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[5][2]                              ; Keyboard_Controller:kc0|ScanBytes[5][2]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanByteCntr[2]                              ; Keyboard_Controller:kc0|ScanByteCntr[2]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[1][6]                              ; Keyboard_Controller:kc0|ScanBytes[1][6]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[7][6]                              ; Keyboard_Controller:kc0|ScanBytes[7][6]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[7][5]                              ; Keyboard_Controller:kc0|ScanBytes[7][5]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[7][7]                              ; Keyboard_Controller:kc0|ScanBytes[7][7]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[7][0]                              ; Keyboard_Controller:kc0|ScanBytes[7][0]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[7][4]                              ; Keyboard_Controller:kc0|ScanBytes[7][4]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[7][3]                              ; Keyboard_Controller:kc0|ScanBytes[7][3]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[7][1]                              ; Keyboard_Controller:kc0|ScanBytes[7][1]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[7][2]                              ; Keyboard_Controller:kc0|ScanBytes[7][2]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[6][2]                              ; Keyboard_Controller:kc0|ScanBytes[6][2]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[6][4]                              ; Keyboard_Controller:kc0|ScanBytes[6][4]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[6][3]                              ; Keyboard_Controller:kc0|ScanBytes[6][3]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[6][5]                              ; Keyboard_Controller:kc0|ScanBytes[6][5]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[6][6]                              ; Keyboard_Controller:kc0|ScanBytes[6][6]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[6][0]                              ; Keyboard_Controller:kc0|ScanBytes[6][0]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[6][7]                              ; Keyboard_Controller:kc0|ScanBytes[6][7]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[6][1]                              ; Keyboard_Controller:kc0|ScanBytes[6][1]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Keyboard_Controller:kc0|ScanBytes[1][2]                              ; Keyboard_Controller:kc0|ScanBytes[1][2]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Input_Controller:ic0|PRESSED_PAUSE                                   ; Input_Controller:ic0|PRESSED_PAUSE                                   ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Input_Controller:ic0|oFrameHold                                      ; Input_Controller:ic0|oFrameHold                                      ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Input_Controller:ic0|oCursorSize[0]                                  ; Input_Controller:ic0|oCursorSize[0]                                  ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Input_Controller:ic0|PRESSED_SIZE_PLUS                               ; Input_Controller:ic0|PRESSED_SIZE_PLUS                               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Input_Controller:ic0|HOLDING_LEFT_ARROW                              ; Input_Controller:ic0|HOLDING_LEFT_ARROW                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Input_Controller:ic0|HOLDING_RIGHT_ARROW                             ; Input_Controller:ic0|HOLDING_RIGHT_ARROW                             ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Input_Controller:ic0|HOLDING_UP_ARROW                                ; Input_Controller:ic0|HOLDING_UP_ARROW                                ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Input_Controller:ic0|HOLDING_DOWN_ARROW                              ; Input_Controller:ic0|HOLDING_DOWN_ARROW                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Input_Controller:ic0|HOLDING_DRAW                                    ; Input_Controller:ic0|HOLDING_DRAW                                    ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CA_Controller:cc0|rowT[0]                                            ; CA_Controller:cc0|rowT[0]                                            ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CA_Controller:cc0|rowT[1]                                            ; CA_Controller:cc0|rowT[1]                                            ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Troll_Controller:tc0|TrollFrameCntr[0]                               ; Troll_Controller:tc0|TrollFrameCntr[0]                               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Troll_Controller:tc0|TrollFrameCntr[2]                               ; Troll_Controller:tc0|TrollFrameCntr[2]                               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Troll_Controller:tc0|TrollFrameCntr[3]                               ; Troll_Controller:tc0|TrollFrameCntr[3]                               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Troll_Controller:tc0|TrollFrameCntr[1]                               ; Troll_Controller:tc0|TrollFrameCntr[1]                               ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Troll_Controller:tc0|oTrollFlame                                     ; Troll_Controller:tc0|oTrollFlame                                     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Input_Controller:ic0|PRESSED_OIL_FAUCET                              ; Input_Controller:ic0|PRESSED_OIL_FAUCET                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Input_Controller:ic0|oFaucetSize_OIL[0]                              ; Input_Controller:ic0|oFaucetSize_OIL[0]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Input_Controller:ic0|oFaucetSize_OIL[1]                              ; Input_Controller:ic0|oFaucetSize_OIL[1]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Input_Controller:ic0|oFaucetSize_OIL[2]                              ; Input_Controller:ic0|oFaucetSize_OIL[2]                              ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                                                                                                                        ;
+-------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg5 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg6 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg7 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg5 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg6 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~portb_address_reg7 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[0].RAM|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[1].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.793 ; 9.920        ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; CA_Controller:cc0|RAM_256_16:RAMgen[1].OLD|altsyncram:RAM_rtl_0|altsyncram_mrg1:auto_generated|ram_block1a0~porta_address_reg1 ;
+-------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+--------------+------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+-------+------------+--------------------------------+
; KEY[*]       ; CLOCK_27   ; 5.600 ; 5.600 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  KEY[0]      ; CLOCK_27   ; 5.351 ; 5.351 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  KEY[1]      ; CLOCK_27   ; 5.226 ; 5.226 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  KEY[2]      ; CLOCK_27   ; 5.328 ; 5.328 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  KEY[3]      ; CLOCK_27   ; 5.600 ; 5.600 ; Rise       ; p1|altpll_component|pll|clk[1] ;
; PS2_CLK      ; CLOCK_27   ; 3.853 ; 3.853 ; Rise       ; p1|altpll_component|pll|clk[1] ;
; PS2_DAT      ; CLOCK_27   ; 3.949 ; 3.949 ; Rise       ; p1|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; CLOCK_27   ; 4.143 ; 4.143 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 4.040 ; 4.040 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 4.116 ; 4.116 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 4.034 ; 4.034 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 4.143 ; 4.143 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 3.915 ; 3.915 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 4.035 ; 4.035 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 3.881 ; 3.881 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 3.956 ; 3.956 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 4.000 ; 4.000 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 4.001 ; 4.001 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 3.826 ; 3.826 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 3.884 ; 3.884 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 3.767 ; 3.767 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 3.861 ; 3.861 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 3.749 ; 3.749 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 3.688 ; 3.688 ; Rise       ; p1|altpll_component|pll|clk[1] ;
; SW[*]        ; CLOCK_27   ; 4.877 ; 4.877 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[0]       ; CLOCK_27   ; 1.699 ; 1.699 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[1]       ; CLOCK_27   ; 1.453 ; 1.453 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[2]       ; CLOCK_27   ; 1.549 ; 1.549 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[3]       ; CLOCK_27   ; 1.504 ; 1.504 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[4]       ; CLOCK_27   ; 2.741 ; 2.741 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[5]       ; CLOCK_27   ; 2.366 ; 2.366 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[6]       ; CLOCK_27   ; 2.564 ; 2.564 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[8]       ; CLOCK_27   ; 1.412 ; 1.412 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[9]       ; CLOCK_27   ; 1.247 ; 1.247 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[10]      ; CLOCK_27   ; 1.469 ; 1.469 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[11]      ; CLOCK_27   ; 1.468 ; 1.468 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[13]      ; CLOCK_27   ; 4.607 ; 4.607 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[14]      ; CLOCK_27   ; 4.736 ; 4.736 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[15]      ; CLOCK_27   ; 4.512 ; 4.512 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[16]      ; CLOCK_27   ; 4.877 ; 4.877 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[17]      ; CLOCK_27   ; 4.513 ; 4.513 ; Rise       ; p1|altpll_component|pll|clk[1] ;
+--------------+------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; KEY[*]       ; CLOCK_27   ; -4.499 ; -4.499 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  KEY[0]      ; CLOCK_27   ; -4.665 ; -4.665 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  KEY[1]      ; CLOCK_27   ; -4.499 ; -4.499 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  KEY[2]      ; CLOCK_27   ; -4.601 ; -4.601 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  KEY[3]      ; CLOCK_27   ; -4.914 ; -4.914 ; Rise       ; p1|altpll_component|pll|clk[1] ;
; PS2_CLK      ; CLOCK_27   ; -3.733 ; -3.733 ; Rise       ; p1|altpll_component|pll|clk[1] ;
; PS2_DAT      ; CLOCK_27   ; -3.809 ; -3.809 ; Rise       ; p1|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; CLOCK_27   ; -3.519 ; -3.519 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; -3.875 ; -3.875 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; -3.889 ; -3.889 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; -3.871 ; -3.871 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; -3.902 ; -3.902 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; -3.703 ; -3.703 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; -3.861 ; -3.861 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; -3.729 ; -3.729 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; -3.790 ; -3.790 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; -3.755 ; -3.755 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; -3.840 ; -3.840 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_27   ; -3.591 ; -3.591 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_27   ; -3.716 ; -3.716 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_27   ; -3.519 ; -3.519 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_27   ; -3.690 ; -3.690 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_27   ; -3.625 ; -3.625 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_27   ; -3.560 ; -3.560 ; Rise       ; p1|altpll_component|pll|clk[1] ;
; SW[*]        ; CLOCK_27   ; -1.127 ; -1.127 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[0]       ; CLOCK_27   ; -1.225 ; -1.225 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[1]       ; CLOCK_27   ; -1.323 ; -1.323 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[2]       ; CLOCK_27   ; -1.183 ; -1.183 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[3]       ; CLOCK_27   ; -1.248 ; -1.248 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[4]       ; CLOCK_27   ; -1.965 ; -1.965 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[5]       ; CLOCK_27   ; -1.593 ; -1.593 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[6]       ; CLOCK_27   ; -1.208 ; -1.208 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[8]       ; CLOCK_27   ; -1.292 ; -1.292 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[9]       ; CLOCK_27   ; -1.127 ; -1.127 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[10]      ; CLOCK_27   ; -1.349 ; -1.349 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[11]      ; CLOCK_27   ; -1.348 ; -1.348 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[13]      ; CLOCK_27   ; -3.952 ; -3.952 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[14]      ; CLOCK_27   ; -4.180 ; -4.180 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[15]      ; CLOCK_27   ; -3.847 ; -3.847 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[16]      ; CLOCK_27   ; -4.073 ; -4.073 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[17]      ; CLOCK_27   ; -4.393 ; -4.393 ; Rise       ; p1|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; VGA_CLK        ; CLOCK_27   ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK        ; CLOCK_27   ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_27   ; 3.572  ; 3.572  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_27   ; 3.401  ; 3.401  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_27   ; 3.296  ; 3.296  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_27   ; 3.308  ; 3.308  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_27   ; 2.977  ; 2.977  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_27   ; 3.349  ; 3.349  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_27   ; 2.987  ; 2.987  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_27   ; 3.195  ; 3.195  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_27   ; 3.572  ; 3.572  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_27   ; 3.267  ; 3.267  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_27   ; 3.090  ; 3.090  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_27   ; 2.862  ; 2.862  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_27   ; 2.899  ; 2.899  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_27   ; 3.116  ; 3.116  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_27   ; 3.154  ; 3.154  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_27   ; 3.062  ; 3.062  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_27   ; 2.805  ; 2.805  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_27   ; 2.757  ; 2.757  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_27   ; 2.883  ; 2.883  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_27   ; 2.930  ; 2.930  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_27   ; 2.930  ; 2.930  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_27   ; 2.664  ; 2.664  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_27   ; 2.670  ; 2.670  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_27   ; 2.763  ; 2.763  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_27   ; 2.540  ; 2.540  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_27   ; 2.617  ; 2.617  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_27   ; 2.508  ; 2.508  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_27   ; 2.663  ; 2.663  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_27   ; 2.651  ; 2.651  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_27   ; 2.636  ; 2.636  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_27   ; 2.453  ; 2.453  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_27   ; 2.588  ; 2.588  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_27   ; 2.530  ; 2.530  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_27   ; 2.431  ; 2.431  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_27   ; 2.517  ; 2.517  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_27   ; 2.435  ; 2.435  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; CLOCK_27   ; 2.795  ; 2.795  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_B[*]       ; CLOCK_27   ; 2.292  ; 2.292  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[2]      ; CLOCK_27   ; 2.130  ; 2.130  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[3]      ; CLOCK_27   ; 2.121  ; 2.121  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[4]      ; CLOCK_27   ; 2.282  ; 2.282  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[5]      ; CLOCK_27   ; 2.292  ; 2.292  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[6]      ; CLOCK_27   ; 2.249  ; 2.249  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[7]      ; CLOCK_27   ; 2.253  ; 2.253  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[8]      ; CLOCK_27   ; 2.246  ; 2.246  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[9]      ; CLOCK_27   ; 2.250  ; 2.250  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_BLANK      ; CLOCK_27   ; 3.321  ; 3.321  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_G[*]       ; CLOCK_27   ; 2.137  ; 2.137  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[2]      ; CLOCK_27   ; 2.134  ; 2.134  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[3]      ; CLOCK_27   ; 2.137  ; 2.137  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[4]      ; CLOCK_27   ; 2.052  ; 2.052  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[5]      ; CLOCK_27   ; 2.053  ; 2.053  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[6]      ; CLOCK_27   ; 2.011  ; 2.011  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[7]      ; CLOCK_27   ; 2.032  ; 2.032  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[8]      ; CLOCK_27   ; 2.042  ; 2.042  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[9]      ; CLOCK_27   ; 2.042  ; 2.042  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_HS         ; CLOCK_27   ; 2.810  ; 2.810  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_R[*]       ; CLOCK_27   ; 2.261  ; 2.261  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[2]      ; CLOCK_27   ; 2.258  ; 2.258  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[3]      ; CLOCK_27   ; 2.229  ; 2.229  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[4]      ; CLOCK_27   ; 2.261  ; 2.261  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[5]      ; CLOCK_27   ; 2.232  ; 2.232  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[6]      ; CLOCK_27   ; 2.113  ; 2.113  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[7]      ; CLOCK_27   ; 2.122  ; 2.122  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[8]      ; CLOCK_27   ; 2.100  ; 2.100  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[9]      ; CLOCK_27   ; 2.110  ; 2.110  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_VS         ; CLOCK_27   ; 2.673  ; 2.673  ; Rise       ; p1|altpll_component|pll|clk[1] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; VGA_CLK        ; CLOCK_27   ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK        ; CLOCK_27   ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_27   ; 2.757  ; 2.757  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_27   ; 3.401  ; 3.401  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_27   ; 3.296  ; 3.296  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_27   ; 3.308  ; 3.308  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_27   ; 2.977  ; 2.977  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_27   ; 3.349  ; 3.349  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_27   ; 2.987  ; 2.987  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_27   ; 3.195  ; 3.195  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_27   ; 3.572  ; 3.572  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_27   ; 3.267  ; 3.267  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_27   ; 3.090  ; 3.090  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_27   ; 2.862  ; 2.862  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_27   ; 2.899  ; 2.899  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_27   ; 3.116  ; 3.116  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_27   ; 3.154  ; 3.154  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_27   ; 3.062  ; 3.062  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_27   ; 2.805  ; 2.805  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_27   ; 2.757  ; 2.757  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_27   ; 2.883  ; 2.883  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_27   ; 2.431  ; 2.431  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_27   ; 2.930  ; 2.930  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_27   ; 2.664  ; 2.664  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_27   ; 2.670  ; 2.670  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_27   ; 2.763  ; 2.763  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_27   ; 2.540  ; 2.540  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_27   ; 2.617  ; 2.617  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_27   ; 2.508  ; 2.508  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_27   ; 2.663  ; 2.663  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_27   ; 2.651  ; 2.651  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_27   ; 2.636  ; 2.636  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_27   ; 2.453  ; 2.453  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_27   ; 2.588  ; 2.588  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_27   ; 2.530  ; 2.530  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_27   ; 2.431  ; 2.431  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_27   ; 2.517  ; 2.517  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_27   ; 2.435  ; 2.435  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; CLOCK_27   ; 2.795  ; 2.795  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_B[*]       ; CLOCK_27   ; 2.121  ; 2.121  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[2]      ; CLOCK_27   ; 2.130  ; 2.130  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[3]      ; CLOCK_27   ; 2.121  ; 2.121  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[4]      ; CLOCK_27   ; 2.282  ; 2.282  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[5]      ; CLOCK_27   ; 2.292  ; 2.292  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[6]      ; CLOCK_27   ; 2.249  ; 2.249  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[7]      ; CLOCK_27   ; 2.253  ; 2.253  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[8]      ; CLOCK_27   ; 2.246  ; 2.246  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[9]      ; CLOCK_27   ; 2.250  ; 2.250  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_BLANK      ; CLOCK_27   ; 3.126  ; 3.126  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_G[*]       ; CLOCK_27   ; 2.011  ; 2.011  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[2]      ; CLOCK_27   ; 2.134  ; 2.134  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[3]      ; CLOCK_27   ; 2.137  ; 2.137  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[4]      ; CLOCK_27   ; 2.052  ; 2.052  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[5]      ; CLOCK_27   ; 2.053  ; 2.053  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[6]      ; CLOCK_27   ; 2.011  ; 2.011  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[7]      ; CLOCK_27   ; 2.032  ; 2.032  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[8]      ; CLOCK_27   ; 2.042  ; 2.042  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[9]      ; CLOCK_27   ; 2.042  ; 2.042  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_HS         ; CLOCK_27   ; 2.810  ; 2.810  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_R[*]       ; CLOCK_27   ; 2.100  ; 2.100  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[2]      ; CLOCK_27   ; 2.258  ; 2.258  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[3]      ; CLOCK_27   ; 2.229  ; 2.229  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[4]      ; CLOCK_27   ; 2.261  ; 2.261  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[5]      ; CLOCK_27   ; 2.232  ; 2.232  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[6]      ; CLOCK_27   ; 2.113  ; 2.113  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[7]      ; CLOCK_27   ; 2.122  ; 2.122  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[8]      ; CLOCK_27   ; 2.100  ; 2.100  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[9]      ; CLOCK_27   ; 2.110  ; 2.110  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_VS         ; CLOCK_27   ; 2.673  ; 2.673  ; Rise       ; p1|altpll_component|pll|clk[1] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Output Enable Times                                                                    ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 2.563 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 2.816 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 2.826 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 2.816 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 2.796 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 2.657 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 2.657 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 2.657 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 2.641 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 2.691 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 2.691 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 2.682 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 2.682 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 2.563 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 2.563 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 2.654 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 2.657 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                            ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 2.563 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 2.816 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 2.826 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 2.816 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 2.796 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 2.657 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 2.657 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 2.657 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 2.641 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 2.691 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 2.691 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 2.682 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 2.682 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 2.563 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 2.563 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 2.654 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 2.657 ;      ; Rise       ; p1|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                            ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 2.563     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 2.816     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 2.826     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 2.816     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 2.796     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 2.657     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 2.657     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 2.657     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 2.641     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 2.691     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 2.691     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 2.682     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 2.682     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 2.563     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 2.563     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 2.654     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 2.657     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                    ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 2.563     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 2.816     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 2.826     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 2.816     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 2.796     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 2.657     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 2.657     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 2.657     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 2.641     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 2.691     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 2.691     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 2.682     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 2.682     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 2.563     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 2.563     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 2.654     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 2.657     ;           ; Rise       ; p1|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+---------------------------------+-------+-------+----------+---------+---------------------+
; Clock                           ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                ; 4.841 ; 0.215 ; N/A      ; N/A     ; 7.793               ;
;  CLOCK_27                       ; N/A   ; N/A   ; N/A      ; N/A     ; 18.518              ;
;  p1|altpll_component|pll|clk[1] ; 4.841 ; 0.215 ; N/A      ; N/A     ; 7.793               ;
; Design-wide TNS                 ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_27                       ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  p1|altpll_component|pll|clk[1] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------+-------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; KEY[*]       ; CLOCK_27   ; 10.311 ; 10.311 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  KEY[0]      ; CLOCK_27   ; 9.839  ; 9.839  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  KEY[1]      ; CLOCK_27   ; 9.562  ; 9.562  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  KEY[2]      ; CLOCK_27   ; 9.784  ; 9.784  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  KEY[3]      ; CLOCK_27   ; 10.311 ; 10.311 ; Rise       ; p1|altpll_component|pll|clk[1] ;
; PS2_CLK      ; CLOCK_27   ; 6.461  ; 6.461  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; PS2_DAT      ; CLOCK_27   ; 6.695  ; 6.695  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; CLOCK_27   ; 7.122  ; 7.122  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 6.897  ; 6.897  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 7.040  ; 7.040  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 6.888  ; 6.888  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 7.122  ; 7.122  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 6.681  ; 6.681  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 6.889  ; 6.889  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 6.697  ; 6.697  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 6.848  ; 6.848  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 6.896  ; 6.896  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 6.837  ; 6.837  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 6.526  ; 6.526  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 6.624  ; 6.624  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 6.351  ; 6.351  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 6.540  ; 6.540  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 6.265  ; 6.265  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 6.162  ; 6.162  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; SW[*]        ; CLOCK_27   ; 8.549  ; 8.549  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[0]       ; CLOCK_27   ; 3.161  ; 3.161  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[1]       ; CLOCK_27   ; 2.660  ; 2.660  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[2]       ; CLOCK_27   ; 2.910  ; 2.910  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[3]       ; CLOCK_27   ; 2.720  ; 2.720  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[4]       ; CLOCK_27   ; 5.369  ; 5.369  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[5]       ; CLOCK_27   ; 4.540  ; 4.540  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[6]       ; CLOCK_27   ; 5.031  ; 5.031  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[8]       ; CLOCK_27   ; 2.451  ; 2.451  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[9]       ; CLOCK_27   ; 2.167  ; 2.167  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[10]      ; CLOCK_27   ; 2.570  ; 2.570  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[11]      ; CLOCK_27   ; 2.603  ; 2.603  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[13]      ; CLOCK_27   ; 8.095  ; 8.095  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[14]      ; CLOCK_27   ; 8.322  ; 8.322  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[15]      ; CLOCK_27   ; 7.937  ; 7.937  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[16]      ; CLOCK_27   ; 8.549  ; 8.549  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[17]      ; CLOCK_27   ; 7.818  ; 7.818  ; Rise       ; p1|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; KEY[*]       ; CLOCK_27   ; -4.499 ; -4.499 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  KEY[0]      ; CLOCK_27   ; -4.665 ; -4.665 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  KEY[1]      ; CLOCK_27   ; -4.499 ; -4.499 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  KEY[2]      ; CLOCK_27   ; -4.601 ; -4.601 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  KEY[3]      ; CLOCK_27   ; -4.914 ; -4.914 ; Rise       ; p1|altpll_component|pll|clk[1] ;
; PS2_CLK      ; CLOCK_27   ; -3.733 ; -3.733 ; Rise       ; p1|altpll_component|pll|clk[1] ;
; PS2_DAT      ; CLOCK_27   ; -3.809 ; -3.809 ; Rise       ; p1|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; CLOCK_27   ; -3.519 ; -3.519 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; -3.875 ; -3.875 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; -3.889 ; -3.889 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; -3.871 ; -3.871 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; -3.902 ; -3.902 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; -3.703 ; -3.703 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; -3.861 ; -3.861 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; -3.729 ; -3.729 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; -3.790 ; -3.790 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; -3.755 ; -3.755 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; -3.840 ; -3.840 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_27   ; -3.591 ; -3.591 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_27   ; -3.716 ; -3.716 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_27   ; -3.519 ; -3.519 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_27   ; -3.690 ; -3.690 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_27   ; -3.625 ; -3.625 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_27   ; -3.560 ; -3.560 ; Rise       ; p1|altpll_component|pll|clk[1] ;
; SW[*]        ; CLOCK_27   ; -1.127 ; -1.127 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[0]       ; CLOCK_27   ; -1.225 ; -1.225 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[1]       ; CLOCK_27   ; -1.323 ; -1.323 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[2]       ; CLOCK_27   ; -1.183 ; -1.183 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[3]       ; CLOCK_27   ; -1.248 ; -1.248 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[4]       ; CLOCK_27   ; -1.965 ; -1.965 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[5]       ; CLOCK_27   ; -1.593 ; -1.593 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[6]       ; CLOCK_27   ; -1.208 ; -1.208 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[8]       ; CLOCK_27   ; -1.292 ; -1.292 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[9]       ; CLOCK_27   ; -1.127 ; -1.127 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[10]      ; CLOCK_27   ; -1.349 ; -1.349 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[11]      ; CLOCK_27   ; -1.348 ; -1.348 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[13]      ; CLOCK_27   ; -3.952 ; -3.952 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[14]      ; CLOCK_27   ; -4.180 ; -4.180 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[15]      ; CLOCK_27   ; -3.847 ; -3.847 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[16]      ; CLOCK_27   ; -4.073 ; -4.073 ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SW[17]      ; CLOCK_27   ; -4.393 ; -4.393 ; Rise       ; p1|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; VGA_CLK        ; CLOCK_27   ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK        ; CLOCK_27   ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_27   ; 6.899  ; 6.899  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_27   ; 6.691  ; 6.691  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_27   ; 6.647  ; 6.647  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_27   ; 6.680  ; 6.680  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_27   ; 5.884  ; 5.884  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_27   ; 6.611  ; 6.611  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_27   ; 5.906  ; 5.906  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_27   ; 6.424  ; 6.424  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_27   ; 6.899  ; 6.899  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_27   ; 6.406  ; 6.406  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_27   ; 6.202  ; 6.202  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_27   ; 5.637  ; 5.637  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_27   ; 5.700  ; 5.700  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_27   ; 6.232  ; 6.232  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_27   ; 6.277  ; 6.277  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_27   ; 6.169  ; 6.169  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_27   ; 5.522  ; 5.522  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_27   ; 5.393  ; 5.393  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_27   ; 5.752  ; 5.752  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_27   ; 5.831  ; 5.831  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_27   ; 5.831  ; 5.831  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_27   ; 5.320  ; 5.320  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_27   ; 5.324  ; 5.324  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_27   ; 5.557  ; 5.557  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_27   ; 5.074  ; 5.074  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_27   ; 5.204  ; 5.204  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_27   ; 5.029  ; 5.029  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_27   ; 5.365  ; 5.365  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_27   ; 5.308  ; 5.308  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_27   ; 5.284  ; 5.284  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_27   ; 4.851  ; 4.851  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_27   ; 5.143  ; 5.143  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_27   ; 5.054  ; 5.054  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_27   ; 4.825  ; 4.825  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_27   ; 5.039  ; 5.039  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_27   ; 4.842  ; 4.842  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; CLOCK_27   ; 5.598  ; 5.598  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_B[*]       ; CLOCK_27   ; 4.512  ; 4.512  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[2]      ; CLOCK_27   ; 4.211  ; 4.211  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[3]      ; CLOCK_27   ; 4.203  ; 4.203  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[4]      ; CLOCK_27   ; 4.481  ; 4.481  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[5]      ; CLOCK_27   ; 4.512  ; 4.512  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[6]      ; CLOCK_27   ; 4.445  ; 4.445  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[7]      ; CLOCK_27   ; 4.453  ; 4.453  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[8]      ; CLOCK_27   ; 4.445  ; 4.445  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[9]      ; CLOCK_27   ; 4.452  ; 4.452  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_BLANK      ; CLOCK_27   ; 6.756  ; 6.756  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_G[*]       ; CLOCK_27   ; 4.219  ; 4.219  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[2]      ; CLOCK_27   ; 4.211  ; 4.211  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[3]      ; CLOCK_27   ; 4.219  ; 4.219  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[4]      ; CLOCK_27   ; 4.012  ; 4.012  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[5]      ; CLOCK_27   ; 4.014  ; 4.014  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[6]      ; CLOCK_27   ; 3.969  ; 3.969  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[7]      ; CLOCK_27   ; 3.990  ; 3.990  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[8]      ; CLOCK_27   ; 3.994  ; 3.994  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[9]      ; CLOCK_27   ; 3.997  ; 3.997  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_HS         ; CLOCK_27   ; 5.604  ; 5.604  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_R[*]       ; CLOCK_27   ; 4.476  ; 4.476  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[2]      ; CLOCK_27   ; 4.475  ; 4.475  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[3]      ; CLOCK_27   ; 4.424  ; 4.424  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[4]      ; CLOCK_27   ; 4.476  ; 4.476  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[5]      ; CLOCK_27   ; 4.421  ; 4.421  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[6]      ; CLOCK_27   ; 4.176  ; 4.176  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[7]      ; CLOCK_27   ; 4.185  ; 4.185  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[8]      ; CLOCK_27   ; 4.162  ; 4.162  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[9]      ; CLOCK_27   ; 4.183  ; 4.183  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_VS         ; CLOCK_27   ; 5.332  ; 5.332  ; Rise       ; p1|altpll_component|pll|clk[1] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; VGA_CLK        ; CLOCK_27   ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK        ; CLOCK_27   ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_27   ; 2.757  ; 2.757  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_27   ; 3.401  ; 3.401  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_27   ; 3.296  ; 3.296  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_27   ; 3.308  ; 3.308  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_27   ; 2.977  ; 2.977  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_27   ; 3.349  ; 3.349  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_27   ; 2.987  ; 2.987  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_27   ; 3.195  ; 3.195  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_27   ; 3.572  ; 3.572  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_27   ; 3.267  ; 3.267  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_27   ; 3.090  ; 3.090  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_27   ; 2.862  ; 2.862  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_27   ; 2.899  ; 2.899  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_27   ; 3.116  ; 3.116  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_27   ; 3.154  ; 3.154  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_27   ; 3.062  ; 3.062  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_27   ; 2.805  ; 2.805  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_27   ; 2.757  ; 2.757  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_27   ; 2.883  ; 2.883  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_27   ; 2.431  ; 2.431  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_27   ; 2.930  ; 2.930  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_27   ; 2.664  ; 2.664  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_27   ; 2.670  ; 2.670  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_27   ; 2.763  ; 2.763  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_27   ; 2.540  ; 2.540  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_27   ; 2.617  ; 2.617  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_27   ; 2.508  ; 2.508  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_27   ; 2.663  ; 2.663  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_27   ; 2.651  ; 2.651  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_27   ; 2.636  ; 2.636  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_27   ; 2.453  ; 2.453  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_27   ; 2.588  ; 2.588  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_27   ; 2.530  ; 2.530  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_27   ; 2.431  ; 2.431  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_27   ; 2.517  ; 2.517  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_27   ; 2.435  ; 2.435  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; CLOCK_27   ; 2.795  ; 2.795  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_B[*]       ; CLOCK_27   ; 2.121  ; 2.121  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[2]      ; CLOCK_27   ; 2.130  ; 2.130  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[3]      ; CLOCK_27   ; 2.121  ; 2.121  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[4]      ; CLOCK_27   ; 2.282  ; 2.282  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[5]      ; CLOCK_27   ; 2.292  ; 2.292  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[6]      ; CLOCK_27   ; 2.249  ; 2.249  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[7]      ; CLOCK_27   ; 2.253  ; 2.253  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[8]      ; CLOCK_27   ; 2.246  ; 2.246  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_B[9]      ; CLOCK_27   ; 2.250  ; 2.250  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_BLANK      ; CLOCK_27   ; 3.126  ; 3.126  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_G[*]       ; CLOCK_27   ; 2.011  ; 2.011  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[2]      ; CLOCK_27   ; 2.134  ; 2.134  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[3]      ; CLOCK_27   ; 2.137  ; 2.137  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[4]      ; CLOCK_27   ; 2.052  ; 2.052  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[5]      ; CLOCK_27   ; 2.053  ; 2.053  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[6]      ; CLOCK_27   ; 2.011  ; 2.011  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[7]      ; CLOCK_27   ; 2.032  ; 2.032  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[8]      ; CLOCK_27   ; 2.042  ; 2.042  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_G[9]      ; CLOCK_27   ; 2.042  ; 2.042  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_HS         ; CLOCK_27   ; 2.810  ; 2.810  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_R[*]       ; CLOCK_27   ; 2.100  ; 2.100  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[2]      ; CLOCK_27   ; 2.258  ; 2.258  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[3]      ; CLOCK_27   ; 2.229  ; 2.229  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[4]      ; CLOCK_27   ; 2.261  ; 2.261  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[5]      ; CLOCK_27   ; 2.232  ; 2.232  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[6]      ; CLOCK_27   ; 2.113  ; 2.113  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[7]      ; CLOCK_27   ; 2.122  ; 2.122  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[8]      ; CLOCK_27   ; 2.100  ; 2.100  ; Rise       ; p1|altpll_component|pll|clk[1] ;
;  VGA_R[9]      ; CLOCK_27   ; 2.110  ; 2.110  ; Rise       ; p1|altpll_component|pll|clk[1] ;
; VGA_VS         ; CLOCK_27   ; 2.673  ; 2.673  ; Rise       ; p1|altpll_component|pll|clk[1] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 37206840 ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 37206840 ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 38    ; 38   ;
; Unconstrained Input Port Paths  ; 137   ; 137  ;
; Unconstrained Output Ports      ; 63    ; 63   ;
; Unconstrained Output Port Paths ; 80    ; 80   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun May 15 01:07:17 2016
Info: Command: quartus_sta project -c DE2_TOP
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE2_TOP.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27 CLOCK_27
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -phase -90.00 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[0]} {p1|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 28 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[1]} {p1|altpll_component|pll|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 4.841
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.841         0.000 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 p1|altpll_component|pll|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.793
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.793         0.000 p1|altpll_component|pll|clk[1] 
    Info (332119):    18.518         0.000 CLOCK_27 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 13.210
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    13.210         0.000 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 p1|altpll_component|pll|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.793
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.793         0.000 p1|altpll_component|pll|clk[1] 
    Info (332119):    18.518         0.000 CLOCK_27 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 344 megabytes
    Info: Processing ended: Sun May 15 01:07:26 2016
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:03


