TimeQuest Timing Analyzer report for display
Fri May 04 14:52:11 2012
Quartus II Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Setup: 'sel_4:U1|sel_clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Hold: 'sel_4:U1|sel_clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'sel_4:U1|sel_clk'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Setup: 'sel_4:U1|sel_clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Hold: 'sel_4:U1|sel_clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'sel_4:U1|sel_clk'
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'clk'
 41. Fast 1200mV 0C Model Setup: 'sel_4:U1|sel_clk'
 42. Fast 1200mV 0C Model Hold: 'clk'
 43. Fast 1200mV 0C Model Hold: 'sel_4:U1|sel_clk'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'sel_4:U1|sel_clk'
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Fast 1200mV 0C Model Metastability Report
 49. Multicorner Timing Analysis Summary
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name      ; display                                           ;
; Device Family      ; Cyclone III                                       ;
; Device Name        ; EP3C16Q240C8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                             ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Clock Name       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets              ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; clk              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }              ;
; sel_4:U1|sel_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sel_4:U1|sel_clk } ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+


+--------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                               ;
+------------+-----------------+------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note                                           ;
+------------+-----------------+------------------+------------------------------------------------+
; 176.93 MHz ; 176.93 MHz      ; clk              ;                                                ;
; 762.2 MHz  ; 402.09 MHz      ; sel_4:U1|sel_clk ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow 1200mV 85C Model Setup Summary       ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -4.652 ; -253.815      ;
; sel_4:U1|sel_clk ; -0.312 ; -0.840        ;
+------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 85C Model Hold Summary        ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -0.152 ; -0.152        ;
; sel_4:U1|sel_clk ; 0.467  ; 0.000         ;
+------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------+--------+-----------------------+
; Clock            ; Slack  ; End Point TNS         ;
+------------------+--------+-----------------------+
; clk              ; -3.000 ; -123.447              ;
; sel_4:U1|sel_clk ; -1.487 ; -5.948                ;
+------------------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                    ;
+--------+---------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+------------------+--------------+-------------+--------------+------------+------------+
; -4.652 ; sel_4:U1|count1[31] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.084     ; 5.569      ;
; -4.620 ; sel_4:U1|count1[28] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.084     ; 5.537      ;
; -4.605 ; sel_4:U1|count1[21] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.084     ; 5.522      ;
; -4.570 ; sel_4:U1|count1[22] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.084     ; 5.487      ;
; -4.483 ; sel_4:U1|count1[27] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.084     ; 5.400      ;
; -4.449 ; sel_4:U1|count1[30] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.084     ; 5.366      ;
; -4.417 ; sel_4:U1|count1[23] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.084     ; 5.334      ;
; -4.392 ; sel_4:U1|count1[26] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.084     ; 5.309      ;
; -4.372 ; sel_4:U1|count1[19] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.084     ; 5.289      ;
; -4.348 ; count1[4]           ; number[4]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.271      ;
; -4.348 ; count1[4]           ; number[3]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.271      ;
; -4.348 ; count1[4]           ; number[2]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.271      ;
; -4.348 ; count1[4]           ; number[1]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.271      ;
; -4.348 ; count1[4]           ; number[12]       ; clk          ; clk         ; 1.000        ; -0.078     ; 5.271      ;
; -4.348 ; count1[4]           ; number[11]       ; clk          ; clk         ; 1.000        ; -0.078     ; 5.271      ;
; -4.348 ; count1[4]           ; number[10]       ; clk          ; clk         ; 1.000        ; -0.078     ; 5.271      ;
; -4.348 ; count1[4]           ; number[9]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.271      ;
; -4.348 ; count1[4]           ; number[8]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.271      ;
; -4.348 ; count1[4]           ; number[7]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.271      ;
; -4.348 ; count1[4]           ; number[6]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.271      ;
; -4.348 ; count1[4]           ; number[5]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.271      ;
; -4.348 ; count1[4]           ; number[13]       ; clk          ; clk         ; 1.000        ; -0.078     ; 5.271      ;
; -4.348 ; count1[4]           ; number[14]       ; clk          ; clk         ; 1.000        ; -0.078     ; 5.271      ;
; -4.348 ; count1[4]           ; number[15]       ; clk          ; clk         ; 1.000        ; -0.078     ; 5.271      ;
; -4.339 ; count1[3]           ; number[4]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.262      ;
; -4.339 ; count1[3]           ; number[3]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.262      ;
; -4.339 ; count1[3]           ; number[2]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.262      ;
; -4.339 ; count1[3]           ; number[1]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.262      ;
; -4.339 ; count1[3]           ; number[12]       ; clk          ; clk         ; 1.000        ; -0.078     ; 5.262      ;
; -4.339 ; count1[3]           ; number[11]       ; clk          ; clk         ; 1.000        ; -0.078     ; 5.262      ;
; -4.339 ; count1[3]           ; number[10]       ; clk          ; clk         ; 1.000        ; -0.078     ; 5.262      ;
; -4.339 ; count1[3]           ; number[9]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.262      ;
; -4.339 ; count1[3]           ; number[8]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.262      ;
; -4.339 ; count1[3]           ; number[7]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.262      ;
; -4.339 ; count1[3]           ; number[6]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.262      ;
; -4.339 ; count1[3]           ; number[5]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.262      ;
; -4.339 ; count1[3]           ; number[13]       ; clk          ; clk         ; 1.000        ; -0.078     ; 5.262      ;
; -4.339 ; count1[3]           ; number[14]       ; clk          ; clk         ; 1.000        ; -0.078     ; 5.262      ;
; -4.339 ; count1[3]           ; number[15]       ; clk          ; clk         ; 1.000        ; -0.078     ; 5.262      ;
; -4.333 ; sel_4:U1|count1[29] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.084     ; 5.250      ;
; -4.319 ; sel_4:U1|count1[7]  ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.087     ; 5.233      ;
; -4.274 ; sel_4:U1|count1[25] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.084     ; 5.191      ;
; -4.165 ; sel_4:U1|count1[3]  ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.087     ; 5.079      ;
; -4.141 ; sel_4:U1|count1[5]  ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.087     ; 5.055      ;
; -4.135 ; count1[4]           ; count1[16]       ; clk          ; clk         ; 1.000        ; -0.078     ; 5.058      ;
; -4.127 ; count1[16]          ; number[4]        ; clk          ; clk         ; 1.000        ; -0.080     ; 5.048      ;
; -4.127 ; count1[16]          ; number[3]        ; clk          ; clk         ; 1.000        ; -0.080     ; 5.048      ;
; -4.127 ; count1[16]          ; number[2]        ; clk          ; clk         ; 1.000        ; -0.080     ; 5.048      ;
; -4.127 ; count1[16]          ; number[1]        ; clk          ; clk         ; 1.000        ; -0.080     ; 5.048      ;
; -4.127 ; count1[16]          ; number[12]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.048      ;
; -4.127 ; count1[16]          ; number[11]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.048      ;
; -4.127 ; count1[16]          ; number[10]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.048      ;
; -4.127 ; count1[16]          ; number[9]        ; clk          ; clk         ; 1.000        ; -0.080     ; 5.048      ;
; -4.127 ; count1[16]          ; number[8]        ; clk          ; clk         ; 1.000        ; -0.080     ; 5.048      ;
; -4.127 ; count1[16]          ; number[7]        ; clk          ; clk         ; 1.000        ; -0.080     ; 5.048      ;
; -4.127 ; count1[16]          ; number[6]        ; clk          ; clk         ; 1.000        ; -0.080     ; 5.048      ;
; -4.127 ; count1[16]          ; number[5]        ; clk          ; clk         ; 1.000        ; -0.080     ; 5.048      ;
; -4.127 ; count1[16]          ; number[13]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.048      ;
; -4.127 ; count1[16]          ; number[14]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.048      ;
; -4.127 ; count1[16]          ; number[15]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.048      ;
; -4.126 ; count1[3]           ; count1[16]       ; clk          ; clk         ; 1.000        ; -0.078     ; 5.049      ;
; -4.109 ; sel_4:U1|count1[12] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.087     ; 5.023      ;
; -4.109 ; sel_4:U1|count1[20] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.084     ; 5.026      ;
; -4.108 ; sel_4:U1|count1[13] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.087     ; 5.022      ;
; -4.107 ; count1[0]           ; number[4]        ; clk          ; clk         ; 1.000        ; -0.077     ; 5.031      ;
; -4.107 ; count1[0]           ; number[3]        ; clk          ; clk         ; 1.000        ; -0.077     ; 5.031      ;
; -4.107 ; count1[0]           ; number[2]        ; clk          ; clk         ; 1.000        ; -0.077     ; 5.031      ;
; -4.107 ; count1[0]           ; number[1]        ; clk          ; clk         ; 1.000        ; -0.077     ; 5.031      ;
; -4.107 ; count1[0]           ; number[12]       ; clk          ; clk         ; 1.000        ; -0.077     ; 5.031      ;
; -4.107 ; count1[0]           ; number[11]       ; clk          ; clk         ; 1.000        ; -0.077     ; 5.031      ;
; -4.107 ; count1[0]           ; number[10]       ; clk          ; clk         ; 1.000        ; -0.077     ; 5.031      ;
; -4.107 ; count1[0]           ; number[9]        ; clk          ; clk         ; 1.000        ; -0.077     ; 5.031      ;
; -4.107 ; count1[0]           ; number[8]        ; clk          ; clk         ; 1.000        ; -0.077     ; 5.031      ;
; -4.107 ; count1[0]           ; number[7]        ; clk          ; clk         ; 1.000        ; -0.077     ; 5.031      ;
; -4.107 ; count1[0]           ; number[6]        ; clk          ; clk         ; 1.000        ; -0.077     ; 5.031      ;
; -4.107 ; count1[0]           ; number[5]        ; clk          ; clk         ; 1.000        ; -0.077     ; 5.031      ;
; -4.107 ; count1[0]           ; number[13]       ; clk          ; clk         ; 1.000        ; -0.077     ; 5.031      ;
; -4.107 ; count1[0]           ; number[14]       ; clk          ; clk         ; 1.000        ; -0.077     ; 5.031      ;
; -4.107 ; count1[0]           ; number[15]       ; clk          ; clk         ; 1.000        ; -0.077     ; 5.031      ;
; -4.088 ; count1[1]           ; number[4]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.011      ;
; -4.088 ; count1[1]           ; number[3]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.011      ;
; -4.088 ; count1[1]           ; number[2]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.011      ;
; -4.088 ; count1[1]           ; number[1]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.011      ;
; -4.088 ; count1[1]           ; number[12]       ; clk          ; clk         ; 1.000        ; -0.078     ; 5.011      ;
; -4.088 ; count1[1]           ; number[11]       ; clk          ; clk         ; 1.000        ; -0.078     ; 5.011      ;
; -4.088 ; count1[1]           ; number[10]       ; clk          ; clk         ; 1.000        ; -0.078     ; 5.011      ;
; -4.088 ; count1[1]           ; number[9]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.011      ;
; -4.088 ; count1[1]           ; number[8]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.011      ;
; -4.088 ; count1[1]           ; number[7]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.011      ;
; -4.088 ; count1[1]           ; number[6]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.011      ;
; -4.088 ; count1[1]           ; number[5]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.011      ;
; -4.088 ; count1[1]           ; number[13]       ; clk          ; clk         ; 1.000        ; -0.078     ; 5.011      ;
; -4.088 ; count1[1]           ; number[14]       ; clk          ; clk         ; 1.000        ; -0.078     ; 5.011      ;
; -4.088 ; count1[1]           ; number[15]       ; clk          ; clk         ; 1.000        ; -0.078     ; 5.011      ;
; -4.084 ; sel_4:U1|count1[24] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.084     ; 5.001      ;
; -4.084 ; count1[9]           ; number[4]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.007      ;
; -4.084 ; count1[9]           ; number[3]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.007      ;
; -4.084 ; count1[9]           ; number[2]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.007      ;
; -4.084 ; count1[9]           ; number[1]        ; clk          ; clk         ; 1.000        ; -0.078     ; 5.007      ;
; -4.084 ; count1[9]           ; number[12]       ; clk          ; clk         ; 1.000        ; -0.078     ; 5.007      ;
+--------+---------------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sel_4:U1|sel_clk'                                                                           ;
+--------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; -0.312 ; sel_4:U1|sel[1] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.079     ; 1.234      ;
; -0.279 ; sel_4:U1|sel[2] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.079     ; 1.201      ;
; -0.252 ; sel_4:U1|sel[1] ; sel_4:U1|sel[2] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.079     ; 1.174      ;
; -0.213 ; sel_4:U1|sel[2] ; sel_4:U1|sel[3] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.079     ; 1.135      ;
; -0.063 ; sel_4:U1|sel[0] ; sel_4:U1|sel[1] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.079     ; 0.985      ;
; -0.054 ; sel_4:U1|sel[3] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.079     ; 0.976      ;
; 0.064  ; sel_4:U1|sel[0] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.079     ; 0.858      ;
+--------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                            ;
+--------+---------------------+---------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+------------------+-------------+--------------+------------+------------+
; -0.152 ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk ; clk         ; 0.000        ; 3.041      ; 3.392      ;
; 0.236  ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk ; clk         ; -0.500       ; 3.041      ; 3.280      ;
; 0.454  ; number[0]           ; number[0]           ; clk              ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.760  ; count1[3]           ; count1[3]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.052      ;
; 0.760  ; count1[15]          ; count1[15]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.052      ;
; 0.760  ; sel_4:U1|count1[11] ; sel_4:U1|count1[11] ; clk              ; clk         ; 0.000        ; 0.080      ; 1.052      ;
; 0.760  ; sel_4:U1|count1[3]  ; sel_4:U1|count1[3]  ; clk              ; clk         ; 0.000        ; 0.080      ; 1.052      ;
; 0.760  ; sel_4:U1|count1[13] ; sel_4:U1|count1[13] ; clk              ; clk         ; 0.000        ; 0.080      ; 1.052      ;
; 0.761  ; count1[5]           ; count1[5]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.053      ;
; 0.761  ; count1[1]           ; count1[1]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.053      ;
; 0.761  ; count1[29]          ; count1[29]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.053      ;
; 0.761  ; count1[17]          ; count1[17]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.053      ;
; 0.761  ; count1[27]          ; count1[27]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.053      ;
; 0.761  ; sel_4:U1|count1[5]  ; sel_4:U1|count1[5]  ; clk              ; clk         ; 0.000        ; 0.080      ; 1.053      ;
; 0.761  ; sel_4:U1|count1[1]  ; sel_4:U1|count1[1]  ; clk              ; clk         ; 0.000        ; 0.080      ; 1.053      ;
; 0.762  ; number[2]           ; number[2]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762  ; number[6]           ; number[6]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762  ; sel_4:U1|count1[29] ; sel_4:U1|count1[29] ; clk              ; clk         ; 0.000        ; 0.079      ; 1.053      ;
; 0.762  ; sel_4:U1|count1[27] ; sel_4:U1|count1[27] ; clk              ; clk         ; 0.000        ; 0.079      ; 1.053      ;
; 0.762  ; sel_4:U1|count1[19] ; sel_4:U1|count1[19] ; clk              ; clk         ; 0.000        ; 0.079      ; 1.053      ;
; 0.763  ; number[4]           ; number[4]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763  ; number[3]           ; number[3]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763  ; count1[7]           ; count1[7]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763  ; count1[2]           ; count1[2]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763  ; count1[31]          ; count1[31]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763  ; count1[9]           ; count1[9]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763  ; number[12]          ; number[12]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763  ; number[11]          ; number[11]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763  ; number[13]          ; number[13]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763  ; number[14]          ; number[14]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763  ; sel_4:U1|count1[7]  ; sel_4:U1|count1[7]  ; clk              ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763  ; sel_4:U1|count1[2]  ; sel_4:U1|count1[2]  ; clk              ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763  ; sel_4:U1|count1[21] ; sel_4:U1|count1[21] ; clk              ; clk         ; 0.000        ; 0.079      ; 1.054      ;
; 0.763  ; sel_4:U1|count1[17] ; sel_4:U1|count1[17] ; clk              ; clk         ; 0.000        ; 0.079      ; 1.054      ;
; 0.764  ; count1[4]           ; count1[4]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764  ; count1[23]          ; count1[23]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764  ; count1[25]          ; count1[25]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764  ; count1[10]          ; count1[10]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764  ; number[10]          ; number[10]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764  ; number[8]           ; number[8]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764  ; number[5]           ; number[5]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764  ; sel_4:U1|count1[12] ; sel_4:U1|count1[12] ; clk              ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764  ; sel_4:U1|count1[31] ; sel_4:U1|count1[31] ; clk              ; clk         ; 0.000        ; 0.079      ; 1.055      ;
; 0.764  ; sel_4:U1|count1[16] ; sel_4:U1|count1[16] ; clk              ; clk         ; 0.000        ; 0.079      ; 1.055      ;
; 0.765  ; count1[8]           ; count1[8]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765  ; count1[30]          ; count1[30]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765  ; count1[28]          ; count1[28]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765  ; number[15]          ; number[15]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765  ; sel_4:U1|count1[10] ; sel_4:U1|count1[10] ; clk              ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765  ; sel_4:U1|count1[22] ; sel_4:U1|count1[22] ; clk              ; clk         ; 0.000        ; 0.079      ; 1.056      ;
; 0.765  ; sel_4:U1|count1[23] ; sel_4:U1|count1[23] ; clk              ; clk         ; 0.000        ; 0.079      ; 1.056      ;
; 0.765  ; sel_4:U1|count1[25] ; sel_4:U1|count1[25] ; clk              ; clk         ; 0.000        ; 0.079      ; 1.056      ;
; 0.765  ; sel_4:U1|count1[18] ; sel_4:U1|count1[18] ; clk              ; clk         ; 0.000        ; 0.079      ; 1.056      ;
; 0.766  ; count1[26]          ; count1[26]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766  ; number[9]           ; number[9]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766  ; number[7]           ; number[7]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766  ; sel_4:U1|count1[28] ; sel_4:U1|count1[28] ; clk              ; clk         ; 0.000        ; 0.079      ; 1.057      ;
; 0.766  ; sel_4:U1|count1[30] ; sel_4:U1|count1[30] ; clk              ; clk         ; 0.000        ; 0.079      ; 1.057      ;
; 0.766  ; sel_4:U1|count1[20] ; sel_4:U1|count1[20] ; clk              ; clk         ; 0.000        ; 0.079      ; 1.057      ;
; 0.767  ; sel_4:U1|count1[26] ; sel_4:U1|count1[26] ; clk              ; clk         ; 0.000        ; 0.079      ; 1.058      ;
; 0.767  ; sel_4:U1|count1[24] ; sel_4:U1|count1[24] ; clk              ; clk         ; 0.000        ; 0.079      ; 1.058      ;
; 0.782  ; number[1]           ; number[1]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.074      ;
; 1.115  ; count1[1]           ; count1[2]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.407      ;
; 1.115  ; sel_4:U1|count1[1]  ; sel_4:U1|count1[2]  ; clk              ; clk         ; 0.000        ; 0.080      ; 1.407      ;
; 1.115  ; count1[3]           ; count1[4]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.407      ;
; 1.115  ; sel_4:U1|count1[11] ; sel_4:U1|count1[12] ; clk              ; clk         ; 0.000        ; 0.080      ; 1.407      ;
; 1.116  ; number[2]           ; number[3]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.408      ;
; 1.116  ; count1[29]          ; count1[30]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.408      ;
; 1.116  ; count1[27]          ; count1[28]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.408      ;
; 1.117  ; number[12]          ; number[13]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.409      ;
; 1.117  ; count1[9]           ; count1[10]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.409      ;
; 1.117  ; number[4]           ; number[5]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.409      ;
; 1.117  ; count1[7]           ; count1[8]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.409      ;
; 1.117  ; number[14]          ; number[15]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.409      ;
; 1.117  ; sel_4:U1|count1[17] ; sel_4:U1|count1[18] ; clk              ; clk         ; 0.000        ; 0.079      ; 1.408      ;
; 1.117  ; number[6]           ; number[7]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.409      ;
; 1.117  ; sel_4:U1|count1[27] ; sel_4:U1|count1[28] ; clk              ; clk         ; 0.000        ; 0.079      ; 1.408      ;
; 1.117  ; sel_4:U1|count1[29] ; sel_4:U1|count1[30] ; clk              ; clk         ; 0.000        ; 0.079      ; 1.408      ;
; 1.117  ; sel_4:U1|count1[19] ; sel_4:U1|count1[20] ; clk              ; clk         ; 0.000        ; 0.079      ; 1.408      ;
; 1.118  ; number[10]          ; number[11]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118  ; sel_4:U1|count1[21] ; sel_4:U1|count1[22] ; clk              ; clk         ; 0.000        ; 0.079      ; 1.409      ;
; 1.118  ; count1[25]          ; count1[26]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118  ; number[8]           ; number[9]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.119  ; sel_4:U1|count1[25] ; sel_4:U1|count1[26] ; clk              ; clk         ; 0.000        ; 0.079      ; 1.410      ;
; 1.119  ; sel_4:U1|count1[23] ; sel_4:U1|count1[24] ; clk              ; clk         ; 0.000        ; 0.079      ; 1.410      ;
; 1.124  ; count1[2]           ; count1[3]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.416      ;
; 1.124  ; sel_4:U1|count1[2]  ; sel_4:U1|count1[3]  ; clk              ; clk         ; 0.000        ; 0.080      ; 1.416      ;
; 1.124  ; number[3]           ; number[4]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.416      ;
; 1.124  ; number[11]          ; number[12]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.416      ;
; 1.124  ; number[13]          ; number[14]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.416      ;
; 1.125  ; sel_4:U1|count1[12] ; sel_4:U1|count1[13] ; clk              ; clk         ; 0.000        ; 0.080      ; 1.417      ;
; 1.125  ; count1[4]           ; count1[5]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.417      ;
; 1.125  ; number[5]           ; number[6]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.417      ;
; 1.125  ; number[1]           ; number[2]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.417      ;
; 1.125  ; sel_4:U1|count1[16] ; sel_4:U1|count1[17] ; clk              ; clk         ; 0.000        ; 0.079      ; 1.416      ;
; 1.126  ; sel_4:U1|count1[10] ; sel_4:U1|count1[11] ; clk              ; clk         ; 0.000        ; 0.080      ; 1.418      ;
; 1.126  ; count1[28]          ; count1[29]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.418      ;
; 1.126  ; sel_4:U1|count1[18] ; sel_4:U1|count1[19] ; clk              ; clk         ; 0.000        ; 0.079      ; 1.417      ;
; 1.126  ; count1[30]          ; count1[31]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.418      ;
; 1.126  ; count1[8]           ; count1[9]           ; clk              ; clk         ; 0.000        ; 0.080      ; 1.418      ;
+--------+---------------------+---------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sel_4:U1|sel_clk'                                                                           ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; 0.467 ; sel_4:U1|sel[0] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.079      ; 0.758      ;
; 0.546 ; sel_4:U1|sel[3] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.079      ; 0.837      ;
; 0.552 ; sel_4:U1|sel[0] ; sel_4:U1|sel[1] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.079      ; 0.843      ;
; 0.736 ; sel_4:U1|sel[2] ; sel_4:U1|sel[3] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.079      ; 1.027      ;
; 0.766 ; sel_4:U1|sel[1] ; sel_4:U1|sel[2] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.079      ; 1.057      ;
; 0.797 ; sel_4:U1|sel[2] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.079      ; 1.088      ;
; 0.831 ; sel_4:U1|sel[1] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.079      ; 1.122      ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[10]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[11]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[12]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[13]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[14]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[15]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[16]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[17]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[18]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[19]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[20]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[21]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[22]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[23]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[24]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[25]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[26]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[27]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[28]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[29]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[30]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[31]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[9]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[10]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[11]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[12]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[13]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[14]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[15]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[9]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|sel_clk    ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[16]          ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; number[10]          ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; number[11]          ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; number[12]          ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; number[13]          ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; number[14]          ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; number[15]          ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; number[1]           ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; number[2]           ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; number[3]           ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; number[4]           ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; number[5]           ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; number[6]           ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; number[7]           ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; number[8]           ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; number[9]           ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[10]          ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[15]          ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sel_4:U1|sel_clk'                                                           ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[3]             ;
; 0.265  ; 0.485        ; 0.220          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[0]             ;
; 0.265  ; 0.485        ; 0.220          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[1]             ;
; 0.265  ; 0.485        ; 0.220          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[2]             ;
; 0.265  ; 0.485        ; 0.220          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[3]             ;
; 0.326  ; 0.514        ; 0.188          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[0]             ;
; 0.326  ; 0.514        ; 0.188          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[1]             ;
; 0.326  ; 0.514        ; 0.188          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[2]             ;
; 0.326  ; 0.514        ; 0.188          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[3]             ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[0]|clk               ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[1]|clk               ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[2]|clk               ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[3]|clk               ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|inclk[0] ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk|q                ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|inclk[0] ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|outclk   ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[0]|clk               ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[1]|clk               ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[2]|clk               ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[3]|clk               ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; seg[*]    ; clk              ; 15.955 ; 15.956 ; Rise       ; clk              ;
;  seg[0]   ; clk              ; 13.066 ; 13.274 ; Rise       ; clk              ;
;  seg[1]   ; clk              ; 15.955 ; 15.956 ; Rise       ; clk              ;
;  seg[2]   ; clk              ; 12.745 ; 12.473 ; Rise       ; clk              ;
;  seg[3]   ; clk              ; 13.246 ; 12.992 ; Rise       ; clk              ;
;  seg[4]   ; clk              ; 12.783 ; 12.807 ; Rise       ; clk              ;
;  seg[5]   ; clk              ; 15.566 ; 15.758 ; Rise       ; clk              ;
;  seg[6]   ; clk              ; 13.233 ; 13.000 ; Rise       ; clk              ;
; seg[*]    ; sel_4:U1|sel_clk ; 17.194 ; 17.195 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[0]   ; sel_4:U1|sel_clk ; 14.305 ; 14.513 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[1]   ; sel_4:U1|sel_clk ; 17.194 ; 17.195 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[2]   ; sel_4:U1|sel_clk ; 13.984 ; 13.712 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[3]   ; sel_4:U1|sel_clk ; 14.485 ; 14.231 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[4]   ; sel_4:U1|sel_clk ; 14.022 ; 14.046 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[5]   ; sel_4:U1|sel_clk ; 16.805 ; 16.997 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[6]   ; sel_4:U1|sel_clk ; 14.472 ; 14.239 ; Rise       ; sel_4:U1|sel_clk ;
; sel[*]    ; sel_4:U1|sel_clk ; 9.682  ; 9.469  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[0]   ; sel_4:U1|sel_clk ; 9.023  ; 9.139  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[1]   ; sel_4:U1|sel_clk ; 9.448  ; 9.301  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[2]   ; sel_4:U1|sel_clk ; 9.674  ; 9.468  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[3]   ; sel_4:U1|sel_clk ; 9.682  ; 9.469  ; Rise       ; sel_4:U1|sel_clk ;
+-----------+------------------+--------+--------+------------+------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; seg[*]    ; clk              ; 9.770  ; 9.792  ; Rise       ; clk              ;
;  seg[0]   ; clk              ; 10.069 ; 10.277 ; Rise       ; clk              ;
;  seg[1]   ; clk              ; 12.958 ; 13.122 ; Rise       ; clk              ;
;  seg[2]   ; clk              ; 9.770  ; 9.792  ; Rise       ; clk              ;
;  seg[3]   ; clk              ; 10.248 ; 9.995  ; Rise       ; clk              ;
;  seg[4]   ; clk              ; 10.008 ; 9.822  ; Rise       ; clk              ;
;  seg[5]   ; clk              ; 12.584 ; 12.774 ; Rise       ; clk              ;
;  seg[6]   ; clk              ; 10.234 ; 10.005 ; Rise       ; clk              ;
; seg[*]    ; sel_4:U1|sel_clk ; 10.486 ; 10.489 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[0]   ; sel_4:U1|sel_clk ; 10.785 ; 10.993 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[1]   ; sel_4:U1|sel_clk ; 13.674 ; 13.838 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[2]   ; sel_4:U1|sel_clk ; 10.486 ; 10.489 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[3]   ; sel_4:U1|sel_clk ; 10.964 ; 10.711 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[4]   ; sel_4:U1|sel_clk ; 10.724 ; 10.538 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[5]   ; sel_4:U1|sel_clk ; 13.300 ; 13.490 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[6]   ; sel_4:U1|sel_clk ; 10.950 ; 10.721 ; Rise       ; sel_4:U1|sel_clk ;
; sel[*]    ; sel_4:U1|sel_clk ; 8.764  ; 8.876  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[0]   ; sel_4:U1|sel_clk ; 8.764  ; 8.876  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[1]   ; sel_4:U1|sel_clk ; 9.173  ; 9.031  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[2]   ; sel_4:U1|sel_clk ; 9.390  ; 9.191  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[3]   ; sel_4:U1|sel_clk ; 9.397  ; 9.193  ; Rise       ; sel_4:U1|sel_clk ;
+-----------+------------------+--------+--------+------------+------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                ;
+------------+-----------------+------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note                                           ;
+------------+-----------------+------------------+------------------------------------------------+
; 188.75 MHz ; 188.75 MHz      ; clk              ;                                                ;
; 849.62 MHz ; 402.09 MHz      ; sel_4:U1|sel_clk ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow 1200mV 0C Model Setup Summary        ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -4.298 ; -226.636      ;
; sel_4:U1|sel_clk ; -0.177 ; -0.427        ;
+------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 0C Model Hold Summary         ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -0.141 ; -0.141        ;
; sel_4:U1|sel_clk ; 0.419  ; 0.000         ;
+------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------+--------+----------------------+
; Clock            ; Slack  ; End Point TNS        ;
+------------------+--------+----------------------+
; clk              ; -3.000 ; -123.447             ;
; sel_4:U1|sel_clk ; -1.487 ; -5.948               ;
+------------------+--------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                     ;
+--------+---------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+------------------+--------------+-------------+--------------+------------+------------+
; -4.298 ; sel_4:U1|count1[31] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.075     ; 5.225      ;
; -4.265 ; sel_4:U1|count1[28] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.075     ; 5.192      ;
; -4.252 ; sel_4:U1|count1[21] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.075     ; 5.179      ;
; -4.207 ; sel_4:U1|count1[22] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.075     ; 5.134      ;
; -4.153 ; sel_4:U1|count1[27] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.075     ; 5.080      ;
; -4.112 ; sel_4:U1|count1[30] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.075     ; 5.039      ;
; -4.077 ; sel_4:U1|count1[23] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.075     ; 5.004      ;
; -4.057 ; sel_4:U1|count1[19] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.075     ; 4.984      ;
; -4.042 ; sel_4:U1|count1[26] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.075     ; 4.969      ;
; -4.001 ; sel_4:U1|count1[29] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.075     ; 4.928      ;
; -3.984 ; count1[4]           ; number[4]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.919      ;
; -3.984 ; count1[4]           ; number[3]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.919      ;
; -3.984 ; count1[4]           ; number[2]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.919      ;
; -3.984 ; count1[4]           ; number[1]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.919      ;
; -3.984 ; count1[4]           ; number[12]       ; clk          ; clk         ; 1.000        ; -0.067     ; 4.919      ;
; -3.984 ; count1[4]           ; number[11]       ; clk          ; clk         ; 1.000        ; -0.067     ; 4.919      ;
; -3.984 ; count1[4]           ; number[10]       ; clk          ; clk         ; 1.000        ; -0.067     ; 4.919      ;
; -3.984 ; count1[4]           ; number[9]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.919      ;
; -3.984 ; count1[4]           ; number[8]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.919      ;
; -3.984 ; count1[4]           ; number[7]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.919      ;
; -3.984 ; count1[4]           ; number[6]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.919      ;
; -3.984 ; count1[4]           ; number[5]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.919      ;
; -3.984 ; count1[4]           ; number[13]       ; clk          ; clk         ; 1.000        ; -0.067     ; 4.919      ;
; -3.984 ; count1[4]           ; number[14]       ; clk          ; clk         ; 1.000        ; -0.067     ; 4.919      ;
; -3.984 ; count1[4]           ; number[15]       ; clk          ; clk         ; 1.000        ; -0.067     ; 4.919      ;
; -3.981 ; sel_4:U1|count1[7]  ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.076     ; 4.907      ;
; -3.977 ; count1[3]           ; number[4]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.912      ;
; -3.977 ; count1[3]           ; number[3]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.912      ;
; -3.977 ; count1[3]           ; number[2]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.912      ;
; -3.977 ; count1[3]           ; number[1]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.912      ;
; -3.977 ; count1[3]           ; number[12]       ; clk          ; clk         ; 1.000        ; -0.067     ; 4.912      ;
; -3.977 ; count1[3]           ; number[11]       ; clk          ; clk         ; 1.000        ; -0.067     ; 4.912      ;
; -3.977 ; count1[3]           ; number[10]       ; clk          ; clk         ; 1.000        ; -0.067     ; 4.912      ;
; -3.977 ; count1[3]           ; number[9]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.912      ;
; -3.977 ; count1[3]           ; number[8]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.912      ;
; -3.977 ; count1[3]           ; number[7]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.912      ;
; -3.977 ; count1[3]           ; number[6]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.912      ;
; -3.977 ; count1[3]           ; number[5]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.912      ;
; -3.977 ; count1[3]           ; number[13]       ; clk          ; clk         ; 1.000        ; -0.067     ; 4.912      ;
; -3.977 ; count1[3]           ; number[14]       ; clk          ; clk         ; 1.000        ; -0.067     ; 4.912      ;
; -3.977 ; count1[3]           ; number[15]       ; clk          ; clk         ; 1.000        ; -0.067     ; 4.912      ;
; -3.954 ; sel_4:U1|count1[25] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.075     ; 4.881      ;
; -3.849 ; sel_4:U1|count1[6]  ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.071     ; 4.780      ;
; -3.845 ; sel_4:U1|count1[3]  ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.076     ; 4.771      ;
; -3.841 ; count1[16]          ; number[4]        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.772      ;
; -3.841 ; count1[16]          ; number[3]        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.772      ;
; -3.841 ; count1[16]          ; number[2]        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.772      ;
; -3.841 ; count1[16]          ; number[1]        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.772      ;
; -3.841 ; count1[16]          ; number[12]       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.772      ;
; -3.841 ; count1[16]          ; number[11]       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.772      ;
; -3.841 ; count1[16]          ; number[10]       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.772      ;
; -3.841 ; count1[16]          ; number[9]        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.772      ;
; -3.841 ; count1[16]          ; number[8]        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.772      ;
; -3.841 ; count1[16]          ; number[7]        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.772      ;
; -3.841 ; count1[16]          ; number[6]        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.772      ;
; -3.841 ; count1[16]          ; number[5]        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.772      ;
; -3.841 ; count1[16]          ; number[13]       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.772      ;
; -3.841 ; count1[16]          ; number[14]       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.772      ;
; -3.841 ; count1[16]          ; number[15]       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.772      ;
; -3.832 ; sel_4:U1|count1[5]  ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.076     ; 4.758      ;
; -3.779 ; count1[4]           ; count1[16]       ; clk          ; clk         ; 1.000        ; -0.067     ; 4.714      ;
; -3.778 ; sel_4:U1|count1[20] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.075     ; 4.705      ;
; -3.774 ; sel_4:U1|count1[24] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.075     ; 4.701      ;
; -3.772 ; count1[3]           ; count1[16]       ; clk          ; clk         ; 1.000        ; -0.067     ; 4.707      ;
; -3.770 ; sel_4:U1|count1[13] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.076     ; 4.696      ;
; -3.769 ; sel_4:U1|count1[12] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.076     ; 4.695      ;
; -3.758 ; count1[1]           ; number[4]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.693      ;
; -3.758 ; count1[1]           ; number[3]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.693      ;
; -3.758 ; count1[1]           ; number[2]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.693      ;
; -3.758 ; count1[1]           ; number[1]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.693      ;
; -3.758 ; count1[1]           ; number[12]       ; clk          ; clk         ; 1.000        ; -0.067     ; 4.693      ;
; -3.758 ; count1[1]           ; number[11]       ; clk          ; clk         ; 1.000        ; -0.067     ; 4.693      ;
; -3.758 ; count1[1]           ; number[10]       ; clk          ; clk         ; 1.000        ; -0.067     ; 4.693      ;
; -3.758 ; count1[1]           ; number[9]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.693      ;
; -3.758 ; count1[1]           ; number[8]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.693      ;
; -3.758 ; count1[1]           ; number[7]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.693      ;
; -3.758 ; count1[1]           ; number[6]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.693      ;
; -3.758 ; count1[1]           ; number[5]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.693      ;
; -3.758 ; count1[1]           ; number[13]       ; clk          ; clk         ; 1.000        ; -0.067     ; 4.693      ;
; -3.758 ; count1[1]           ; number[14]       ; clk          ; clk         ; 1.000        ; -0.067     ; 4.693      ;
; -3.758 ; count1[1]           ; number[15]       ; clk          ; clk         ; 1.000        ; -0.067     ; 4.693      ;
; -3.742 ; sel_4:U1|count1[18] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.075     ; 4.669      ;
; -3.723 ; count1[0]           ; number[4]        ; clk          ; clk         ; 1.000        ; -0.065     ; 4.660      ;
; -3.723 ; count1[0]           ; number[3]        ; clk          ; clk         ; 1.000        ; -0.065     ; 4.660      ;
; -3.723 ; count1[0]           ; number[2]        ; clk          ; clk         ; 1.000        ; -0.065     ; 4.660      ;
; -3.723 ; count1[0]           ; number[1]        ; clk          ; clk         ; 1.000        ; -0.065     ; 4.660      ;
; -3.723 ; count1[0]           ; number[12]       ; clk          ; clk         ; 1.000        ; -0.065     ; 4.660      ;
; -3.723 ; count1[0]           ; number[11]       ; clk          ; clk         ; 1.000        ; -0.065     ; 4.660      ;
; -3.723 ; count1[0]           ; number[10]       ; clk          ; clk         ; 1.000        ; -0.065     ; 4.660      ;
; -3.723 ; count1[0]           ; number[9]        ; clk          ; clk         ; 1.000        ; -0.065     ; 4.660      ;
; -3.723 ; count1[0]           ; number[8]        ; clk          ; clk         ; 1.000        ; -0.065     ; 4.660      ;
; -3.723 ; count1[0]           ; number[7]        ; clk          ; clk         ; 1.000        ; -0.065     ; 4.660      ;
; -3.723 ; count1[0]           ; number[6]        ; clk          ; clk         ; 1.000        ; -0.065     ; 4.660      ;
; -3.723 ; count1[0]           ; number[5]        ; clk          ; clk         ; 1.000        ; -0.065     ; 4.660      ;
; -3.723 ; count1[0]           ; number[13]       ; clk          ; clk         ; 1.000        ; -0.065     ; 4.660      ;
; -3.723 ; count1[0]           ; number[14]       ; clk          ; clk         ; 1.000        ; -0.065     ; 4.660      ;
; -3.723 ; count1[0]           ; number[15]       ; clk          ; clk         ; 1.000        ; -0.065     ; 4.660      ;
; -3.719 ; count1[9]           ; number[4]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.654      ;
; -3.719 ; count1[9]           ; number[3]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.654      ;
; -3.719 ; count1[9]           ; number[2]        ; clk          ; clk         ; 1.000        ; -0.067     ; 4.654      ;
+--------+---------------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sel_4:U1|sel_clk'                                                                            ;
+--------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; -0.177 ; sel_4:U1|sel[1] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.070     ; 1.109      ;
; -0.147 ; sel_4:U1|sel[2] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.070     ; 1.079      ;
; -0.141 ; sel_4:U1|sel[1] ; sel_4:U1|sel[2] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.070     ; 1.073      ;
; -0.109 ; sel_4:U1|sel[2] ; sel_4:U1|sel[3] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.070     ; 1.041      ;
; 0.041  ; sel_4:U1|sel[0] ; sel_4:U1|sel[1] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.070     ; 0.891      ;
; 0.049  ; sel_4:U1|sel[3] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.070     ; 0.883      ;
; 0.162  ; sel_4:U1|sel[0] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.070     ; 0.770      ;
+--------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                             ;
+--------+---------------------+---------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+------------------+-------------+--------------+------------+------------+
; -0.141 ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk ; clk         ; 0.000        ; 2.813      ; 3.137      ;
; 0.165  ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk ; clk         ; -0.500       ; 2.813      ; 2.943      ;
; 0.403  ; number[0]           ; number[0]           ; clk              ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.705  ; count1[15]          ; count1[15]          ; clk              ; clk         ; 0.000        ; 0.071      ; 0.971      ;
; 0.705  ; sel_4:U1|count1[13] ; sel_4:U1|count1[13] ; clk              ; clk         ; 0.000        ; 0.071      ; 0.971      ;
; 0.706  ; count1[5]           ; count1[5]           ; clk              ; clk         ; 0.000        ; 0.071      ; 0.972      ;
; 0.706  ; count1[3]           ; count1[3]           ; clk              ; clk         ; 0.000        ; 0.071      ; 0.972      ;
; 0.706  ; sel_4:U1|count1[3]  ; sel_4:U1|count1[3]  ; clk              ; clk         ; 0.000        ; 0.071      ; 0.972      ;
; 0.707  ; count1[1]           ; count1[1]           ; clk              ; clk         ; 0.000        ; 0.071      ; 0.973      ;
; 0.707  ; count1[29]          ; count1[29]          ; clk              ; clk         ; 0.000        ; 0.071      ; 0.973      ;
; 0.707  ; sel_4:U1|count1[5]  ; sel_4:U1|count1[5]  ; clk              ; clk         ; 0.000        ; 0.071      ; 0.973      ;
; 0.707  ; sel_4:U1|count1[11] ; sel_4:U1|count1[11] ; clk              ; clk         ; 0.000        ; 0.071      ; 0.973      ;
; 0.707  ; sel_4:U1|count1[1]  ; sel_4:U1|count1[1]  ; clk              ; clk         ; 0.000        ; 0.071      ; 0.973      ;
; 0.707  ; sel_4:U1|count1[29] ; sel_4:U1|count1[29] ; clk              ; clk         ; 0.000        ; 0.071      ; 0.973      ;
; 0.707  ; sel_4:U1|count1[19] ; sel_4:U1|count1[19] ; clk              ; clk         ; 0.000        ; 0.071      ; 0.973      ;
; 0.708  ; count1[31]          ; count1[31]          ; clk              ; clk         ; 0.000        ; 0.071      ; 0.974      ;
; 0.708  ; count1[17]          ; count1[17]          ; clk              ; clk         ; 0.000        ; 0.071      ; 0.974      ;
; 0.708  ; count1[27]          ; count1[27]          ; clk              ; clk         ; 0.000        ; 0.071      ; 0.974      ;
; 0.708  ; number[6]           ; number[6]           ; clk              ; clk         ; 0.000        ; 0.071      ; 0.974      ;
; 0.708  ; sel_4:U1|count1[31] ; sel_4:U1|count1[31] ; clk              ; clk         ; 0.000        ; 0.071      ; 0.974      ;
; 0.708  ; sel_4:U1|count1[21] ; sel_4:U1|count1[21] ; clk              ; clk         ; 0.000        ; 0.071      ; 0.974      ;
; 0.708  ; sel_4:U1|count1[27] ; sel_4:U1|count1[27] ; clk              ; clk         ; 0.000        ; 0.071      ; 0.974      ;
; 0.708  ; sel_4:U1|count1[17] ; sel_4:U1|count1[17] ; clk              ; clk         ; 0.000        ; 0.071      ; 0.974      ;
; 0.709  ; number[3]           ; number[3]           ; clk              ; clk         ; 0.000        ; 0.071      ; 0.975      ;
; 0.709  ; count1[7]           ; count1[7]           ; clk              ; clk         ; 0.000        ; 0.071      ; 0.975      ;
; 0.709  ; number[2]           ; number[2]           ; clk              ; clk         ; 0.000        ; 0.071      ; 0.975      ;
; 0.709  ; count1[9]           ; count1[9]           ; clk              ; clk         ; 0.000        ; 0.071      ; 0.975      ;
; 0.709  ; number[13]          ; number[13]          ; clk              ; clk         ; 0.000        ; 0.071      ; 0.975      ;
; 0.709  ; number[14]          ; number[14]          ; clk              ; clk         ; 0.000        ; 0.071      ; 0.975      ;
; 0.710  ; number[4]           ; number[4]           ; clk              ; clk         ; 0.000        ; 0.071      ; 0.976      ;
; 0.710  ; count1[23]          ; count1[23]          ; clk              ; clk         ; 0.000        ; 0.071      ; 0.976      ;
; 0.710  ; number[12]          ; number[12]          ; clk              ; clk         ; 0.000        ; 0.071      ; 0.976      ;
; 0.710  ; number[11]          ; number[11]          ; clk              ; clk         ; 0.000        ; 0.071      ; 0.976      ;
; 0.710  ; number[5]           ; number[5]           ; clk              ; clk         ; 0.000        ; 0.071      ; 0.976      ;
; 0.710  ; number[15]          ; number[15]          ; clk              ; clk         ; 0.000        ; 0.071      ; 0.976      ;
; 0.710  ; sel_4:U1|count1[7]  ; sel_4:U1|count1[7]  ; clk              ; clk         ; 0.000        ; 0.071      ; 0.976      ;
; 0.710  ; sel_4:U1|count1[22] ; sel_4:U1|count1[22] ; clk              ; clk         ; 0.000        ; 0.071      ; 0.976      ;
; 0.711  ; count1[2]           ; count1[2]           ; clk              ; clk         ; 0.000        ; 0.071      ; 0.977      ;
; 0.711  ; count1[25]          ; count1[25]          ; clk              ; clk         ; 0.000        ; 0.071      ; 0.977      ;
; 0.711  ; number[10]          ; number[10]          ; clk              ; clk         ; 0.000        ; 0.071      ; 0.977      ;
; 0.711  ; number[8]           ; number[8]           ; clk              ; clk         ; 0.000        ; 0.071      ; 0.977      ;
; 0.711  ; sel_4:U1|count1[2]  ; sel_4:U1|count1[2]  ; clk              ; clk         ; 0.000        ; 0.071      ; 0.977      ;
; 0.711  ; sel_4:U1|count1[23] ; sel_4:U1|count1[23] ; clk              ; clk         ; 0.000        ; 0.071      ; 0.977      ;
; 0.711  ; sel_4:U1|count1[25] ; sel_4:U1|count1[25] ; clk              ; clk         ; 0.000        ; 0.071      ; 0.977      ;
; 0.711  ; sel_4:U1|count1[16] ; sel_4:U1|count1[16] ; clk              ; clk         ; 0.000        ; 0.071      ; 0.977      ;
; 0.712  ; count1[8]           ; count1[8]           ; clk              ; clk         ; 0.000        ; 0.071      ; 0.978      ;
; 0.712  ; count1[4]           ; count1[4]           ; clk              ; clk         ; 0.000        ; 0.071      ; 0.978      ;
; 0.712  ; count1[30]          ; count1[30]          ; clk              ; clk         ; 0.000        ; 0.071      ; 0.978      ;
; 0.712  ; count1[10]          ; count1[10]          ; clk              ; clk         ; 0.000        ; 0.071      ; 0.978      ;
; 0.712  ; sel_4:U1|count1[12] ; sel_4:U1|count1[12] ; clk              ; clk         ; 0.000        ; 0.071      ; 0.978      ;
; 0.712  ; sel_4:U1|count1[30] ; sel_4:U1|count1[30] ; clk              ; clk         ; 0.000        ; 0.071      ; 0.978      ;
; 0.712  ; sel_4:U1|count1[18] ; sel_4:U1|count1[18] ; clk              ; clk         ; 0.000        ; 0.071      ; 0.978      ;
; 0.713  ; count1[28]          ; count1[28]          ; clk              ; clk         ; 0.000        ; 0.071      ; 0.979      ;
; 0.713  ; sel_4:U1|count1[10] ; sel_4:U1|count1[10] ; clk              ; clk         ; 0.000        ; 0.071      ; 0.979      ;
; 0.713  ; sel_4:U1|count1[28] ; sel_4:U1|count1[28] ; clk              ; clk         ; 0.000        ; 0.071      ; 0.979      ;
; 0.713  ; sel_4:U1|count1[20] ; sel_4:U1|count1[20] ; clk              ; clk         ; 0.000        ; 0.071      ; 0.979      ;
; 0.714  ; count1[26]          ; count1[26]          ; clk              ; clk         ; 0.000        ; 0.071      ; 0.980      ;
; 0.714  ; number[9]           ; number[9]           ; clk              ; clk         ; 0.000        ; 0.071      ; 0.980      ;
; 0.714  ; number[7]           ; number[7]           ; clk              ; clk         ; 0.000        ; 0.071      ; 0.980      ;
; 0.714  ; sel_4:U1|count1[26] ; sel_4:U1|count1[26] ; clk              ; clk         ; 0.000        ; 0.071      ; 0.980      ;
; 0.714  ; sel_4:U1|count1[24] ; sel_4:U1|count1[24] ; clk              ; clk         ; 0.000        ; 0.071      ; 0.980      ;
; 0.730  ; number[1]           ; number[1]           ; clk              ; clk         ; 0.000        ; 0.071      ; 0.996      ;
; 1.027  ; count1[2]           ; count1[3]           ; clk              ; clk         ; 0.000        ; 0.071      ; 1.293      ;
; 1.027  ; sel_4:U1|count1[16] ; sel_4:U1|count1[17] ; clk              ; clk         ; 0.000        ; 0.071      ; 1.293      ;
; 1.028  ; sel_4:U1|count1[12] ; sel_4:U1|count1[13] ; clk              ; clk         ; 0.000        ; 0.071      ; 1.294      ;
; 1.028  ; count1[4]           ; count1[5]           ; clk              ; clk         ; 0.000        ; 0.071      ; 1.294      ;
; 1.028  ; sel_4:U1|count1[2]  ; sel_4:U1|count1[3]  ; clk              ; clk         ; 0.000        ; 0.071      ; 1.294      ;
; 1.028  ; number[1]           ; number[2]           ; clk              ; clk         ; 0.000        ; 0.071      ; 1.294      ;
; 1.028  ; count1[3]           ; count1[4]           ; clk              ; clk         ; 0.000        ; 0.071      ; 1.294      ;
; 1.028  ; number[13]          ; number[14]          ; clk              ; clk         ; 0.000        ; 0.071      ; 1.294      ;
; 1.028  ; number[3]           ; number[4]           ; clk              ; clk         ; 0.000        ; 0.071      ; 1.294      ;
; 1.029  ; sel_4:U1|count1[18] ; sel_4:U1|count1[19] ; clk              ; clk         ; 0.000        ; 0.071      ; 1.295      ;
; 1.029  ; count1[8]           ; count1[9]           ; clk              ; clk         ; 0.000        ; 0.071      ; 1.295      ;
; 1.029  ; count1[29]          ; count1[30]          ; clk              ; clk         ; 0.000        ; 0.071      ; 1.295      ;
; 1.029  ; sel_4:U1|count1[11] ; sel_4:U1|count1[12] ; clk              ; clk         ; 0.000        ; 0.071      ; 1.295      ;
; 1.029  ; sel_4:U1|count1[29] ; sel_4:U1|count1[30] ; clk              ; clk         ; 0.000        ; 0.071      ; 1.295      ;
; 1.029  ; sel_4:U1|count1[19] ; sel_4:U1|count1[20] ; clk              ; clk         ; 0.000        ; 0.071      ; 1.295      ;
; 1.029  ; number[5]           ; number[6]           ; clk              ; clk         ; 0.000        ; 0.071      ; 1.295      ;
; 1.029  ; number[11]          ; number[12]          ; clk              ; clk         ; 0.000        ; 0.071      ; 1.295      ;
; 1.029  ; sel_4:U1|count1[22] ; sel_4:U1|count1[23] ; clk              ; clk         ; 0.000        ; 0.071      ; 1.295      ;
; 1.030  ; count1[28]          ; count1[29]          ; clk              ; clk         ; 0.000        ; 0.071      ; 1.296      ;
; 1.030  ; sel_4:U1|count1[10] ; sel_4:U1|count1[11] ; clk              ; clk         ; 0.000        ; 0.071      ; 1.296      ;
; 1.030  ; sel_4:U1|count1[28] ; sel_4:U1|count1[29] ; clk              ; clk         ; 0.000        ; 0.071      ; 1.296      ;
; 1.030  ; count1[30]          ; count1[31]          ; clk              ; clk         ; 0.000        ; 0.071      ; 1.296      ;
; 1.030  ; sel_4:U1|count1[30] ; sel_4:U1|count1[31] ; clk              ; clk         ; 0.000        ; 0.071      ; 1.296      ;
; 1.030  ; sel_4:U1|count1[20] ; sel_4:U1|count1[21] ; clk              ; clk         ; 0.000        ; 0.071      ; 1.296      ;
; 1.030  ; sel_4:U1|count1[21] ; sel_4:U1|count1[22] ; clk              ; clk         ; 0.000        ; 0.071      ; 1.296      ;
; 1.030  ; count1[27]          ; count1[28]          ; clk              ; clk         ; 0.000        ; 0.071      ; 1.296      ;
; 1.030  ; sel_4:U1|count1[27] ; sel_4:U1|count1[28] ; clk              ; clk         ; 0.000        ; 0.071      ; 1.296      ;
; 1.030  ; number[6]           ; number[7]           ; clk              ; clk         ; 0.000        ; 0.071      ; 1.296      ;
; 1.031  ; count1[26]          ; count1[27]          ; clk              ; clk         ; 0.000        ; 0.071      ; 1.297      ;
; 1.031  ; sel_4:U1|count1[26] ; sel_4:U1|count1[27] ; clk              ; clk         ; 0.000        ; 0.071      ; 1.297      ;
; 1.031  ; count1[1]           ; count1[2]           ; clk              ; clk         ; 0.000        ; 0.071      ; 1.297      ;
; 1.031  ; number[9]           ; number[10]          ; clk              ; clk         ; 0.000        ; 0.071      ; 1.297      ;
; 1.031  ; number[7]           ; number[8]           ; clk              ; clk         ; 0.000        ; 0.071      ; 1.297      ;
; 1.031  ; sel_4:U1|count1[1]  ; sel_4:U1|count1[2]  ; clk              ; clk         ; 0.000        ; 0.071      ; 1.297      ;
; 1.031  ; sel_4:U1|count1[24] ; sel_4:U1|count1[25] ; clk              ; clk         ; 0.000        ; 0.071      ; 1.297      ;
; 1.032  ; sel_4:U1|count1[17] ; sel_4:U1|count1[18] ; clk              ; clk         ; 0.000        ; 0.071      ; 1.298      ;
; 1.033  ; number[2]           ; number[3]           ; clk              ; clk         ; 0.000        ; 0.071      ; 1.299      ;
; 1.033  ; number[14]          ; number[15]          ; clk              ; clk         ; 0.000        ; 0.071      ; 1.299      ;
+--------+---------------------+---------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sel_4:U1|sel_clk'                                                                            ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; 0.419 ; sel_4:U1|sel[0] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.070      ; 0.684      ;
; 0.506 ; sel_4:U1|sel[3] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.070      ; 0.771      ;
; 0.512 ; sel_4:U1|sel[0] ; sel_4:U1|sel[1] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.070      ; 0.777      ;
; 0.681 ; sel_4:U1|sel[2] ; sel_4:U1|sel[3] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.070      ; 0.946      ;
; 0.709 ; sel_4:U1|sel[1] ; sel_4:U1|sel[2] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.070      ; 0.974      ;
; 0.747 ; sel_4:U1|sel[2] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.070      ; 1.012      ;
; 0.779 ; sel_4:U1|sel[1] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.070      ; 1.044      ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[10]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[11]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[12]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[13]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[14]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[15]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[16]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[17]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[18]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[19]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[20]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[21]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[22]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[23]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[24]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[25]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[26]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[27]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[28]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[29]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[30]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[31]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[9]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[10]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[11]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[12]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[13]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[14]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[15]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[9]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|sel_clk    ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[16]          ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; number[10]          ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; number[11]          ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; number[12]          ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; number[13]          ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; number[14]          ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; number[15]          ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; number[1]           ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; number[2]           ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; number[3]           ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; number[4]           ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; number[5]           ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; number[6]           ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; number[7]           ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; number[8]           ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; number[9]           ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sel_4:U1|count1[10] ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sel_4:U1|count1[11] ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sel_4:U1|sel_clk'                                                            ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[3]             ;
; 0.168  ; 0.384        ; 0.216          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[0]             ;
; 0.168  ; 0.384        ; 0.216          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[1]             ;
; 0.168  ; 0.384        ; 0.216          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[2]             ;
; 0.168  ; 0.384        ; 0.216          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[3]             ;
; 0.428  ; 0.612        ; 0.184          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[0]             ;
; 0.428  ; 0.612        ; 0.184          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[1]             ;
; 0.428  ; 0.612        ; 0.184          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[2]             ;
; 0.428  ; 0.612        ; 0.184          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[3]             ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|inclk[0] ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|outclk   ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[0]|clk               ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[1]|clk               ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[2]|clk               ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk|q                ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[0]|clk               ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[1]|clk               ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[2]|clk               ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[3]|clk               ;
; 0.564  ; 0.564        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|inclk[0] ;
; 0.564  ; 0.564        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; seg[*]    ; clk              ; 15.463 ; 15.252 ; Rise       ; clk              ;
;  seg[0]   ; clk              ; 12.468 ; 12.816 ; Rise       ; clk              ;
;  seg[1]   ; clk              ; 15.463 ; 15.252 ; Rise       ; clk              ;
;  seg[2]   ; clk              ; 12.280 ; 11.822 ; Rise       ; clk              ;
;  seg[3]   ; clk              ; 12.780 ; 12.394 ; Rise       ; clk              ;
;  seg[4]   ; clk              ; 12.200 ; 12.248 ; Rise       ; clk              ;
;  seg[5]   ; clk              ; 15.089 ; 15.200 ; Rise       ; clk              ;
;  seg[6]   ; clk              ; 12.764 ; 12.423 ; Rise       ; clk              ;
; seg[*]    ; sel_4:U1|sel_clk ; 16.497 ; 16.286 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[0]   ; sel_4:U1|sel_clk ; 13.502 ; 13.850 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[1]   ; sel_4:U1|sel_clk ; 16.497 ; 16.286 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[2]   ; sel_4:U1|sel_clk ; 13.314 ; 12.856 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[3]   ; sel_4:U1|sel_clk ; 13.814 ; 13.428 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[4]   ; sel_4:U1|sel_clk ; 13.234 ; 13.282 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[5]   ; sel_4:U1|sel_clk ; 16.123 ; 16.234 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[6]   ; sel_4:U1|sel_clk ; 13.798 ; 13.457 ; Rise       ; sel_4:U1|sel_clk ;
; sel[*]    ; sel_4:U1|sel_clk ; 9.238  ; 8.896  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[0]   ; sel_4:U1|sel_clk ; 8.496  ; 8.724  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[1]   ; sel_4:U1|sel_clk ; 9.020  ; 8.744  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[2]   ; sel_4:U1|sel_clk ; 9.231  ; 8.895  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[3]   ; sel_4:U1|sel_clk ; 9.238  ; 8.896  ; Rise       ; sel_4:U1|sel_clk ;
+-----------+------------------+--------+--------+------------+------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; seg[*]    ; clk              ; 9.228  ; 9.191  ; Rise       ; clk              ;
;  seg[0]   ; clk              ; 9.399  ; 9.742  ; Rise       ; clk              ;
;  seg[1]   ; clk              ; 12.390 ; 12.463 ; Rise       ; clk              ;
;  seg[2]   ; clk              ; 9.228  ; 9.223  ; Rise       ; clk              ;
;  seg[3]   ; clk              ; 9.702  ; 9.323  ; Rise       ; clk              ;
;  seg[4]   ; clk              ; 9.457  ; 9.191  ; Rise       ; clk              ;
;  seg[5]   ; clk              ; 12.029 ; 12.144 ; Rise       ; clk              ;
;  seg[6]   ; clk              ; 9.688  ; 9.356  ; Rise       ; clk              ;
; seg[*]    ; sel_4:U1|sel_clk ; 9.897  ; 9.857  ; Rise       ; sel_4:U1|sel_clk ;
;  seg[0]   ; sel_4:U1|sel_clk ; 10.068 ; 10.411 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[1]   ; sel_4:U1|sel_clk ; 13.059 ; 13.132 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[2]   ; sel_4:U1|sel_clk ; 9.897  ; 9.857  ; Rise       ; sel_4:U1|sel_clk ;
;  seg[3]   ; sel_4:U1|sel_clk ; 10.371 ; 9.992  ; Rise       ; sel_4:U1|sel_clk ;
;  seg[4]   ; sel_4:U1|sel_clk ; 10.126 ; 9.860  ; Rise       ; sel_4:U1|sel_clk ;
;  seg[5]   ; sel_4:U1|sel_clk ; 12.698 ; 12.813 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[6]   ; sel_4:U1|sel_clk ; 10.357 ; 10.025 ; Rise       ; sel_4:U1|sel_clk ;
; sel[*]    ; sel_4:U1|sel_clk ; 8.262  ; 8.481  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[0]   ; sel_4:U1|sel_clk ; 8.262  ; 8.481  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[1]   ; sel_4:U1|sel_clk ; 8.766  ; 8.500  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[2]   ; sel_4:U1|sel_clk ; 8.969  ; 8.645  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[3]   ; sel_4:U1|sel_clk ; 8.976  ; 8.647  ; Rise       ; sel_4:U1|sel_clk ;
+-----------+------------------+--------+--------+------------+------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------+
; Fast 1200mV 0C Model Setup Summary        ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -1.443 ; -63.040       ;
; sel_4:U1|sel_clk ; 0.421  ; 0.000         ;
+------------------+--------+---------------+


+-------------------------------------------+
; Fast 1200mV 0C Model Hold Summary         ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -0.152 ; -0.152        ;
; sel_4:U1|sel_clk ; 0.193  ; 0.000         ;
+------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------+--------+----------------------+
; Clock            ; Slack  ; End Point TNS        ;
+------------------+--------+----------------------+
; clk              ; -3.000 ; -107.353             ;
; sel_4:U1|sel_clk ; -1.000 ; -4.000               ;
+------------------+--------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                     ;
+--------+---------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+------------------+--------------+-------------+--------------+------------+------------+
; -1.443 ; sel_4:U1|count1[22] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.038     ; 2.392      ;
; -1.412 ; sel_4:U1|count1[31] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.038     ; 2.361      ;
; -1.407 ; sel_4:U1|count1[28] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.038     ; 2.356      ;
; -1.399 ; sel_4:U1|count1[21] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.038     ; 2.348      ;
; -1.361 ; sel_4:U1|count1[26] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.038     ; 2.310      ;
; -1.356 ; sel_4:U1|count1[27] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.038     ; 2.305      ;
; -1.332 ; sel_4:U1|count1[30] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.038     ; 2.281      ;
; -1.322 ; sel_4:U1|count1[23] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.038     ; 2.271      ;
; -1.308 ; sel_4:U1|count1[19] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.038     ; 2.257      ;
; -1.303 ; sel_4:U1|count1[7]  ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.041     ; 2.249      ;
; -1.284 ; sel_4:U1|count1[29] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.038     ; 2.233      ;
; -1.284 ; count1[16]          ; number[4]        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.235      ;
; -1.284 ; count1[16]          ; number[3]        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.235      ;
; -1.284 ; count1[16]          ; number[2]        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.235      ;
; -1.284 ; count1[16]          ; number[1]        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.235      ;
; -1.284 ; count1[16]          ; number[12]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.235      ;
; -1.284 ; count1[16]          ; number[11]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.235      ;
; -1.284 ; count1[16]          ; number[10]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.235      ;
; -1.284 ; count1[16]          ; number[9]        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.235      ;
; -1.284 ; count1[16]          ; number[8]        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.235      ;
; -1.284 ; count1[16]          ; number[7]        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.235      ;
; -1.284 ; count1[16]          ; number[6]        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.235      ;
; -1.284 ; count1[16]          ; number[5]        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.235      ;
; -1.284 ; count1[16]          ; number[13]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.235      ;
; -1.284 ; count1[16]          ; number[14]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.235      ;
; -1.284 ; count1[16]          ; number[15]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.235      ;
; -1.280 ; count1[4]           ; number[4]        ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.280 ; count1[4]           ; number[3]        ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.280 ; count1[4]           ; number[2]        ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.280 ; count1[4]           ; number[1]        ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.280 ; count1[4]           ; number[12]       ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.280 ; count1[4]           ; number[11]       ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.280 ; count1[4]           ; number[10]       ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.280 ; count1[4]           ; number[9]        ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.280 ; count1[4]           ; number[8]        ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.280 ; count1[4]           ; number[7]        ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.280 ; count1[4]           ; number[6]        ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.280 ; count1[4]           ; number[5]        ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.280 ; count1[4]           ; number[13]       ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.280 ; count1[4]           ; number[14]       ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.280 ; count1[4]           ; number[15]       ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.280 ; count1[3]           ; number[4]        ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.280 ; count1[3]           ; number[3]        ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.280 ; count1[3]           ; number[2]        ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.280 ; count1[3]           ; number[1]        ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.280 ; count1[3]           ; number[12]       ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.280 ; count1[3]           ; number[11]       ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.280 ; count1[3]           ; number[10]       ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.280 ; count1[3]           ; number[9]        ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.280 ; count1[3]           ; number[8]        ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.280 ; count1[3]           ; number[7]        ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.280 ; count1[3]           ; number[6]        ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.280 ; count1[3]           ; number[5]        ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.280 ; count1[3]           ; number[13]       ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.280 ; count1[3]           ; number[14]       ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.280 ; count1[3]           ; number[15]       ; clk          ; clk         ; 1.000        ; -0.032     ; 2.235      ;
; -1.265 ; sel_4:U1|count1[6]  ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.036     ; 2.216      ;
; -1.258 ; sel_4:U1|count1[25] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.038     ; 2.207      ;
; -1.257 ; sel_4:U1|count1[20] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.038     ; 2.206      ;
; -1.243 ; sel_4:U1|count1[3]  ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.041     ; 2.189      ;
; -1.238 ; sel_4:U1|count1[5]  ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.041     ; 2.184      ;
; -1.213 ; sel_4:U1|count1[12] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.041     ; 2.159      ;
; -1.212 ; sel_4:U1|count1[13] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.041     ; 2.158      ;
; -1.212 ; count1[16]          ; count1[16]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.163      ;
; -1.208 ; count1[4]           ; count1[16]       ; clk          ; clk         ; 1.000        ; -0.032     ; 2.163      ;
; -1.208 ; count1[3]           ; count1[16]       ; clk          ; clk         ; 1.000        ; -0.032     ; 2.163      ;
; -1.207 ; count1[0]           ; number[4]        ; clk          ; clk         ; 1.000        ; -0.031     ; 2.163      ;
; -1.207 ; count1[0]           ; number[3]        ; clk          ; clk         ; 1.000        ; -0.031     ; 2.163      ;
; -1.207 ; count1[0]           ; number[2]        ; clk          ; clk         ; 1.000        ; -0.031     ; 2.163      ;
; -1.207 ; count1[0]           ; number[1]        ; clk          ; clk         ; 1.000        ; -0.031     ; 2.163      ;
; -1.207 ; count1[0]           ; number[12]       ; clk          ; clk         ; 1.000        ; -0.031     ; 2.163      ;
; -1.207 ; count1[0]           ; number[11]       ; clk          ; clk         ; 1.000        ; -0.031     ; 2.163      ;
; -1.207 ; count1[0]           ; number[10]       ; clk          ; clk         ; 1.000        ; -0.031     ; 2.163      ;
; -1.207 ; count1[0]           ; number[9]        ; clk          ; clk         ; 1.000        ; -0.031     ; 2.163      ;
; -1.207 ; count1[0]           ; number[8]        ; clk          ; clk         ; 1.000        ; -0.031     ; 2.163      ;
; -1.207 ; count1[0]           ; number[7]        ; clk          ; clk         ; 1.000        ; -0.031     ; 2.163      ;
; -1.207 ; count1[0]           ; number[6]        ; clk          ; clk         ; 1.000        ; -0.031     ; 2.163      ;
; -1.207 ; count1[0]           ; number[5]        ; clk          ; clk         ; 1.000        ; -0.031     ; 2.163      ;
; -1.207 ; count1[0]           ; number[13]       ; clk          ; clk         ; 1.000        ; -0.031     ; 2.163      ;
; -1.207 ; count1[0]           ; number[14]       ; clk          ; clk         ; 1.000        ; -0.031     ; 2.163      ;
; -1.207 ; count1[0]           ; number[15]       ; clk          ; clk         ; 1.000        ; -0.031     ; 2.163      ;
; -1.202 ; count1[9]           ; number[4]        ; clk          ; clk         ; 1.000        ; -0.032     ; 2.157      ;
; -1.202 ; count1[9]           ; number[3]        ; clk          ; clk         ; 1.000        ; -0.032     ; 2.157      ;
; -1.202 ; count1[9]           ; number[2]        ; clk          ; clk         ; 1.000        ; -0.032     ; 2.157      ;
; -1.202 ; count1[9]           ; number[1]        ; clk          ; clk         ; 1.000        ; -0.032     ; 2.157      ;
; -1.202 ; count1[9]           ; number[12]       ; clk          ; clk         ; 1.000        ; -0.032     ; 2.157      ;
; -1.202 ; count1[9]           ; number[11]       ; clk          ; clk         ; 1.000        ; -0.032     ; 2.157      ;
; -1.202 ; count1[9]           ; number[10]       ; clk          ; clk         ; 1.000        ; -0.032     ; 2.157      ;
; -1.202 ; count1[9]           ; number[9]        ; clk          ; clk         ; 1.000        ; -0.032     ; 2.157      ;
; -1.202 ; count1[9]           ; number[8]        ; clk          ; clk         ; 1.000        ; -0.032     ; 2.157      ;
; -1.202 ; count1[9]           ; number[7]        ; clk          ; clk         ; 1.000        ; -0.032     ; 2.157      ;
; -1.202 ; count1[9]           ; number[6]        ; clk          ; clk         ; 1.000        ; -0.032     ; 2.157      ;
; -1.202 ; count1[9]           ; number[5]        ; clk          ; clk         ; 1.000        ; -0.032     ; 2.157      ;
; -1.202 ; count1[9]           ; number[13]       ; clk          ; clk         ; 1.000        ; -0.032     ; 2.157      ;
; -1.202 ; count1[9]           ; number[14]       ; clk          ; clk         ; 1.000        ; -0.032     ; 2.157      ;
; -1.202 ; count1[9]           ; number[15]       ; clk          ; clk         ; 1.000        ; -0.032     ; 2.157      ;
; -1.196 ; count1[30]          ; number[4]        ; clk          ; clk         ; 1.000        ; -0.031     ; 2.152      ;
; -1.196 ; count1[30]          ; number[3]        ; clk          ; clk         ; 1.000        ; -0.031     ; 2.152      ;
; -1.196 ; count1[30]          ; number[2]        ; clk          ; clk         ; 1.000        ; -0.031     ; 2.152      ;
; -1.196 ; count1[30]          ; number[1]        ; clk          ; clk         ; 1.000        ; -0.031     ; 2.152      ;
+--------+---------------------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sel_4:U1|sel_clk'                                                                           ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; 0.421 ; sel_4:U1|sel[1] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.037     ; 0.529      ;
; 0.436 ; sel_4:U1|sel[2] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.037     ; 0.514      ;
; 0.472 ; sel_4:U1|sel[1] ; sel_4:U1|sel[2] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.037     ; 0.478      ;
; 0.489 ; sel_4:U1|sel[2] ; sel_4:U1|sel[3] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.037     ; 0.461      ;
; 0.538 ; sel_4:U1|sel[0] ; sel_4:U1|sel[1] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.037     ; 0.412      ;
; 0.541 ; sel_4:U1|sel[3] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.037     ; 0.409      ;
; 0.591 ; sel_4:U1|sel[0] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.037     ; 0.359      ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                             ;
+--------+---------------------+---------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+------------------+-------------+--------------+------------+------------+
; -0.152 ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk ; clk         ; 0.000        ; 1.329      ; 1.396      ;
; 0.187  ; number[0]           ; number[0]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.304  ; count1[31]          ; count1[31]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304  ; count1[29]          ; count1[29]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304  ; count1[15]          ; count1[15]          ; clk              ; clk         ; 0.000        ; 0.035      ; 0.423      ;
; 0.305  ; count1[5]           ; count1[5]           ; clk              ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; count1[3]           ; count1[3]           ; clk              ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; count1[1]           ; count1[1]           ; clk              ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; number[2]           ; number[2]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; count1[17]          ; count1[17]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; count1[27]          ; count1[27]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; number[6]           ; number[6]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; number[13]          ; number[13]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; number[15]          ; number[15]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; sel_4:U1|count1[5]  ; sel_4:U1|count1[5]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; sel_4:U1|count1[3]  ; sel_4:U1|count1[3]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; sel_4:U1|count1[1]  ; sel_4:U1|count1[1]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; sel_4:U1|count1[13] ; sel_4:U1|count1[13] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; sel_4:U1|count1[31] ; sel_4:U1|count1[31] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; sel_4:U1|count1[29] ; sel_4:U1|count1[29] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.306  ; number[4]           ; number[4]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; number[3]           ; number[3]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; count1[7]           ; count1[7]           ; clk              ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; count1[23]          ; count1[23]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; count1[25]          ; count1[25]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; number[12]          ; number[12]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; number[11]          ; number[11]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; number[8]           ; number[8]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; number[5]           ; number[5]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; number[14]          ; number[14]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; sel_4:U1|count1[7]  ; sel_4:U1|count1[7]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; sel_4:U1|count1[11] ; sel_4:U1|count1[11] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; sel_4:U1|count1[21] ; sel_4:U1|count1[21] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; sel_4:U1|count1[27] ; sel_4:U1|count1[27] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; sel_4:U1|count1[19] ; sel_4:U1|count1[19] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; sel_4:U1|count1[17] ; sel_4:U1|count1[17] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307  ; count1[8]           ; count1[8]           ; clk              ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; count1[2]           ; count1[2]           ; clk              ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; count1[30]          ; count1[30]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; count1[28]          ; count1[28]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; count1[9]           ; count1[9]           ; clk              ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; number[10]          ; number[10]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; number[9]           ; number[9]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; number[7]           ; number[7]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; sel_4:U1|count1[2]  ; sel_4:U1|count1[2]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; sel_4:U1|count1[22] ; sel_4:U1|count1[22] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; sel_4:U1|count1[23] ; sel_4:U1|count1[23] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; sel_4:U1|count1[25] ; sel_4:U1|count1[25] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; sel_4:U1|count1[16] ; sel_4:U1|count1[16] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; sel_4:U1|count1[18] ; sel_4:U1|count1[18] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; count1[4]           ; count1[4]           ; clk              ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; count1[26]          ; count1[26]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308  ; count1[10]          ; count1[10]          ; clk              ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; sel_4:U1|count1[10] ; sel_4:U1|count1[10] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; sel_4:U1|count1[12] ; sel_4:U1|count1[12] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; sel_4:U1|count1[28] ; sel_4:U1|count1[28] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; sel_4:U1|count1[30] ; sel_4:U1|count1[30] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; sel_4:U1|count1[20] ; sel_4:U1|count1[20] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; sel_4:U1|count1[24] ; sel_4:U1|count1[24] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.309  ; sel_4:U1|count1[26] ; sel_4:U1|count1[26] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.428      ;
; 0.311  ; number[1]           ; number[1]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.444  ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk ; clk         ; -0.500       ; 1.329      ; 1.492      ;
; 0.453  ; count1[29]          ; count1[30]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454  ; number[2]           ; number[3]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; count1[1]           ; count1[2]           ; clk              ; clk         ; 0.000        ; 0.035      ; 0.573      ;
; 0.454  ; count1[27]          ; count1[28]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; number[6]           ; number[7]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; sel_4:U1|count1[1]  ; sel_4:U1|count1[2]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.573      ;
; 0.454  ; count1[3]           ; count1[4]           ; clk              ; clk         ; 0.000        ; 0.035      ; 0.573      ;
; 0.454  ; sel_4:U1|count1[29] ; sel_4:U1|count1[30] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.573      ;
; 0.455  ; number[12]          ; number[13]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; number[14]          ; number[15]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; number[4]           ; number[5]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; count1[7]           ; count1[8]           ; clk              ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; number[8]           ; number[9]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; sel_4:U1|count1[21] ; sel_4:U1|count1[22] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; sel_4:U1|count1[17] ; sel_4:U1|count1[18] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; count1[25]          ; count1[26]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; sel_4:U1|count1[11] ; sel_4:U1|count1[12] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; sel_4:U1|count1[27] ; sel_4:U1|count1[28] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; sel_4:U1|count1[19] ; sel_4:U1|count1[20] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.456  ; number[10]          ; number[11]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456  ; count1[9]           ; count1[10]          ; clk              ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; sel_4:U1|count1[23] ; sel_4:U1|count1[24] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; sel_4:U1|count1[25] ; sel_4:U1|count1[26] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.463  ; number[13]          ; number[14]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.464  ; number[1]           ; number[2]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; number[5]           ; number[6]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; number[3]           ; number[4]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; number[11]          ; number[12]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465  ; count1[30]          ; count1[31]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; count1[28]          ; count1[29]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; count1[2]           ; count1[3]           ; clk              ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; sel_4:U1|count1[2]  ; sel_4:U1|count1[3]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; number[7]           ; number[8]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; sel_4:U1|count1[18] ; sel_4:U1|count1[19] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; sel_4:U1|count1[16] ; sel_4:U1|count1[17] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; count1[8]           ; count1[9]           ; clk              ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; number[9]           ; number[10]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; sel_4:U1|count1[22] ; sel_4:U1|count1[23] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.584      ;
+--------+---------------------+---------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sel_4:U1|sel_clk'                                                                            ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; 0.193 ; sel_4:U1|sel[0] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.227 ; sel_4:U1|sel[0] ; sel_4:U1|sel[1] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.037      ; 0.348      ;
; 0.228 ; sel_4:U1|sel[3] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.037      ; 0.349      ;
; 0.285 ; sel_4:U1|sel[2] ; sel_4:U1|sel[3] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.037      ; 0.406      ;
; 0.300 ; sel_4:U1|sel[1] ; sel_4:U1|sel[2] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.037      ; 0.421      ;
; 0.317 ; sel_4:U1|sel[2] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.037      ; 0.438      ;
; 0.333 ; sel_4:U1|sel[1] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.037      ; 0.454      ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|sel_clk    ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[0]           ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[10]          ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[11]          ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[12]          ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[13]          ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[14]          ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[15]          ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[16]          ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[17]          ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[18]          ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[19]          ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[1]           ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[20]          ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[21]          ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[22]          ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[23]          ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[24]          ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[25]          ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sel_4:U1|sel_clk'                                                            ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[3]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[0]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[1]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[2]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[3]             ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[0]|clk               ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[1]|clk               ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[2]|clk               ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[3]|clk               ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|inclk[0] ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|outclk   ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[0]             ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[1]             ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[2]             ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[3]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk|q                ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|inclk[0] ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|outclk   ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[0]|clk               ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[1]|clk               ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[2]|clk               ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[3]|clk               ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; seg[*]    ; clk              ; 7.723 ; 8.372 ; Rise       ; clk              ;
;  seg[0]   ; clk              ; 6.219 ; 6.103 ; Rise       ; clk              ;
;  seg[1]   ; clk              ; 7.723 ; 8.372 ; Rise       ; clk              ;
;  seg[2]   ; clk              ; 5.833 ; 6.019 ; Rise       ; clk              ;
;  seg[3]   ; clk              ; 6.081 ; 6.192 ; Rise       ; clk              ;
;  seg[4]   ; clk              ; 5.997 ; 5.994 ; Rise       ; clk              ;
;  seg[5]   ; clk              ; 7.626 ; 8.169 ; Rise       ; clk              ;
;  seg[6]   ; clk              ; 6.102 ; 6.212 ; Rise       ; clk              ;
; seg[*]    ; sel_4:U1|sel_clk ; 8.254 ; 8.903 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[0]   ; sel_4:U1|sel_clk ; 6.750 ; 6.634 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[1]   ; sel_4:U1|sel_clk ; 8.254 ; 8.903 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[2]   ; sel_4:U1|sel_clk ; 6.364 ; 6.550 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[3]   ; sel_4:U1|sel_clk ; 6.612 ; 6.723 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[4]   ; sel_4:U1|sel_clk ; 6.528 ; 6.525 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[5]   ; sel_4:U1|sel_clk ; 8.157 ; 8.700 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[6]   ; sel_4:U1|sel_clk ; 6.633 ; 6.743 ; Rise       ; sel_4:U1|sel_clk ;
; sel[*]    ; sel_4:U1|sel_clk ; 4.646 ; 4.827 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[0]   ; sel_4:U1|sel_clk ; 4.596 ; 4.420 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[1]   ; sel_4:U1|sel_clk ; 4.554 ; 4.726 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[2]   ; sel_4:U1|sel_clk ; 4.638 ; 4.822 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[3]   ; sel_4:U1|sel_clk ; 4.646 ; 4.827 ; Rise       ; sel_4:U1|sel_clk ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; seg[*]    ; clk              ; 4.641 ; 4.681 ; Rise       ; clk              ;
;  seg[0]   ; clk              ; 4.869 ; 4.770 ; Rise       ; clk              ;
;  seg[1]   ; clk              ; 6.476 ; 7.022 ; Rise       ; clk              ;
;  seg[2]   ; clk              ; 4.641 ; 4.681 ; Rise       ; clk              ;
;  seg[3]   ; clk              ; 4.749 ; 4.843 ; Rise       ; clk              ;
;  seg[4]   ; clk              ; 4.671 ; 4.754 ; Rise       ; clk              ;
;  seg[5]   ; clk              ; 6.303 ; 6.830 ; Rise       ; clk              ;
;  seg[6]   ; clk              ; 4.769 ; 4.862 ; Rise       ; clk              ;
; seg[*]    ; sel_4:U1|sel_clk ; 5.032 ; 5.101 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[0]   ; sel_4:U1|sel_clk ; 5.289 ; 5.190 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[1]   ; sel_4:U1|sel_clk ; 6.896 ; 7.442 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[2]   ; sel_4:U1|sel_clk ; 5.032 ; 5.101 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[3]   ; sel_4:U1|sel_clk ; 5.169 ; 5.263 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[4]   ; sel_4:U1|sel_clk ; 5.091 ; 5.174 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[5]   ; sel_4:U1|sel_clk ; 6.723 ; 7.250 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[6]   ; sel_4:U1|sel_clk ; 5.189 ; 5.282 ; Rise       ; sel_4:U1|sel_clk ;
; sel[*]    ; sel_4:U1|sel_clk ; 4.432 ; 4.304 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[0]   ; sel_4:U1|sel_clk ; 4.474 ; 4.304 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[1]   ; sel_4:U1|sel_clk ; 4.432 ; 4.598 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[2]   ; sel_4:U1|sel_clk ; 4.513 ; 4.690 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[3]   ; sel_4:U1|sel_clk ; 4.520 ; 4.695 ; Rise       ; sel_4:U1|sel_clk ;
+-----------+------------------+-------+-------+------------+------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+-------------------+----------+--------+----------+---------+---------------------+
; Clock             ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack  ; -4.652   ; -0.152 ; N/A      ; N/A     ; -3.000              ;
;  clk              ; -4.652   ; -0.152 ; N/A      ; N/A     ; -3.000              ;
;  sel_4:U1|sel_clk ; -0.312   ; 0.193  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS   ; -254.655 ; -0.152 ; 0.0      ; 0.0     ; -129.395            ;
;  clk              ; -253.815 ; -0.152 ; N/A      ; N/A     ; -123.447            ;
;  sel_4:U1|sel_clk ; -0.840   ; 0.000  ; N/A      ; N/A     ; -5.948              ;
+-------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; seg[*]    ; clk              ; 15.955 ; 15.956 ; Rise       ; clk              ;
;  seg[0]   ; clk              ; 13.066 ; 13.274 ; Rise       ; clk              ;
;  seg[1]   ; clk              ; 15.955 ; 15.956 ; Rise       ; clk              ;
;  seg[2]   ; clk              ; 12.745 ; 12.473 ; Rise       ; clk              ;
;  seg[3]   ; clk              ; 13.246 ; 12.992 ; Rise       ; clk              ;
;  seg[4]   ; clk              ; 12.783 ; 12.807 ; Rise       ; clk              ;
;  seg[5]   ; clk              ; 15.566 ; 15.758 ; Rise       ; clk              ;
;  seg[6]   ; clk              ; 13.233 ; 13.000 ; Rise       ; clk              ;
; seg[*]    ; sel_4:U1|sel_clk ; 17.194 ; 17.195 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[0]   ; sel_4:U1|sel_clk ; 14.305 ; 14.513 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[1]   ; sel_4:U1|sel_clk ; 17.194 ; 17.195 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[2]   ; sel_4:U1|sel_clk ; 13.984 ; 13.712 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[3]   ; sel_4:U1|sel_clk ; 14.485 ; 14.231 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[4]   ; sel_4:U1|sel_clk ; 14.022 ; 14.046 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[5]   ; sel_4:U1|sel_clk ; 16.805 ; 16.997 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[6]   ; sel_4:U1|sel_clk ; 14.472 ; 14.239 ; Rise       ; sel_4:U1|sel_clk ;
; sel[*]    ; sel_4:U1|sel_clk ; 9.682  ; 9.469  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[0]   ; sel_4:U1|sel_clk ; 9.023  ; 9.139  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[1]   ; sel_4:U1|sel_clk ; 9.448  ; 9.301  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[2]   ; sel_4:U1|sel_clk ; 9.674  ; 9.468  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[3]   ; sel_4:U1|sel_clk ; 9.682  ; 9.469  ; Rise       ; sel_4:U1|sel_clk ;
+-----------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; seg[*]    ; clk              ; 4.641 ; 4.681 ; Rise       ; clk              ;
;  seg[0]   ; clk              ; 4.869 ; 4.770 ; Rise       ; clk              ;
;  seg[1]   ; clk              ; 6.476 ; 7.022 ; Rise       ; clk              ;
;  seg[2]   ; clk              ; 4.641 ; 4.681 ; Rise       ; clk              ;
;  seg[3]   ; clk              ; 4.749 ; 4.843 ; Rise       ; clk              ;
;  seg[4]   ; clk              ; 4.671 ; 4.754 ; Rise       ; clk              ;
;  seg[5]   ; clk              ; 6.303 ; 6.830 ; Rise       ; clk              ;
;  seg[6]   ; clk              ; 4.769 ; 4.862 ; Rise       ; clk              ;
; seg[*]    ; sel_4:U1|sel_clk ; 5.032 ; 5.101 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[0]   ; sel_4:U1|sel_clk ; 5.289 ; 5.190 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[1]   ; sel_4:U1|sel_clk ; 6.896 ; 7.442 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[2]   ; sel_4:U1|sel_clk ; 5.032 ; 5.101 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[3]   ; sel_4:U1|sel_clk ; 5.169 ; 5.263 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[4]   ; sel_4:U1|sel_clk ; 5.091 ; 5.174 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[5]   ; sel_4:U1|sel_clk ; 6.723 ; 7.250 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[6]   ; sel_4:U1|sel_clk ; 5.189 ; 5.282 ; Rise       ; sel_4:U1|sel_clk ;
; sel[*]    ; sel_4:U1|sel_clk ; 4.432 ; 4.304 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[0]   ; sel_4:U1|sel_clk ; 4.474 ; 4.304 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[1]   ; sel_4:U1|sel_clk ; 4.432 ; 4.598 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[2]   ; sel_4:U1|sel_clk ; 4.513 ; 4.690 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[3]   ; sel_4:U1|sel_clk ; 4.520 ; 4.695 ; Rise       ; sel_4:U1|sel_clk ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sel[0]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[1]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[2]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[3]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[0]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; nrst                    ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sel[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.46e-07 V                   ; 3.09 V              ; -0.011 V            ; 0.146 V                              ; 0.189 V                              ; 1.76e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.46e-07 V                  ; 3.09 V             ; -0.011 V           ; 0.146 V                             ; 0.189 V                             ; 1.76e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; sel[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.46e-07 V                   ; 3.09 V              ; -0.011 V            ; 0.146 V                              ; 0.189 V                              ; 1.76e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.46e-07 V                  ; 3.09 V             ; -0.011 V           ; 0.146 V                             ; 0.189 V                             ; 1.76e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; sel[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.46e-07 V                   ; 3.09 V              ; -0.011 V            ; 0.146 V                              ; 0.189 V                              ; 1.76e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.46e-07 V                  ; 3.09 V             ; -0.011 V           ; 0.146 V                             ; 0.189 V                             ; 1.76e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.46e-07 V                   ; 3.09 V              ; -0.011 V            ; 0.146 V                              ; 0.189 V                              ; 1.76e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.46e-07 V                  ; 3.09 V             ; -0.011 V           ; 0.146 V                             ; 0.189 V                             ; 1.76e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.46e-07 V                   ; 3.09 V              ; -0.011 V            ; 0.146 V                              ; 0.189 V                              ; 1.76e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.46e-07 V                  ; 3.09 V             ; -0.011 V           ; 0.146 V                             ; 0.189 V                             ; 1.76e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.46e-07 V                   ; 3.08 V              ; -0.00108 V          ; 0.089 V                              ; 0.161 V                              ; 7.68e-09 s                  ; 7.97e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.46e-07 V                  ; 3.08 V             ; -0.00108 V         ; 0.089 V                             ; 0.161 V                             ; 7.68e-09 s                 ; 7.97e-09 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.46e-07 V                   ; 3.09 V              ; -0.011 V            ; 0.146 V                              ; 0.189 V                              ; 1.76e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.46e-07 V                  ; 3.09 V             ; -0.011 V           ; 0.146 V                             ; 0.189 V                             ; 1.76e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.46e-07 V                   ; 3.09 V              ; -0.011 V            ; 0.146 V                              ; 0.189 V                              ; 1.76e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.46e-07 V                  ; 3.09 V             ; -0.011 V           ; 0.146 V                             ; 0.189 V                             ; 1.76e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.46e-07 V                   ; 3.09 V              ; -0.011 V            ; 0.146 V                              ; 0.189 V                              ; 1.76e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.46e-07 V                  ; 3.09 V             ; -0.011 V           ; 0.146 V                             ; 0.189 V                             ; 1.76e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.46e-07 V                   ; 3.08 V              ; -0.00108 V          ; 0.089 V                              ; 0.161 V                              ; 7.68e-09 s                  ; 7.97e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.46e-07 V                  ; 3.08 V             ; -0.00108 V         ; 0.089 V                             ; 0.161 V                             ; 7.68e-09 s                 ; 7.97e-09 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.46e-07 V                   ; 3.09 V              ; -0.011 V            ; 0.146 V                              ; 0.189 V                              ; 1.76e-09 s                  ; 1.77e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.46e-07 V                  ; 3.09 V             ; -0.011 V           ; 0.146 V                             ; 0.189 V                             ; 1.76e-09 s                 ; 1.77e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.58e-07 V                   ; 3.13 V              ; -0.0396 V           ; 0.18 V                               ; 0.073 V                              ; 4.81e-10 s                  ; 4.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.58e-07 V                  ; 3.13 V             ; -0.0396 V          ; 0.18 V                              ; 0.073 V                             ; 4.81e-10 s                 ; 4.67e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sel[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.1e-07 V                    ; 3.51 V              ; -0.0419 V           ; 0.296 V                              ; 0.24 V                               ; 1.12e-09 s                  ; 1.29e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.1e-07 V                   ; 3.51 V             ; -0.0419 V          ; 0.296 V                             ; 0.24 V                              ; 1.12e-09 s                 ; 1.29e-09 s                 ; No                        ; No                        ;
; sel[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.1e-07 V                    ; 3.51 V              ; -0.0419 V           ; 0.296 V                              ; 0.24 V                               ; 1.12e-09 s                  ; 1.29e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.1e-07 V                   ; 3.51 V             ; -0.0419 V          ; 0.296 V                             ; 0.24 V                              ; 1.12e-09 s                 ; 1.29e-09 s                 ; No                        ; No                        ;
; sel[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.1e-07 V                    ; 3.51 V              ; -0.0419 V           ; 0.296 V                              ; 0.24 V                               ; 1.12e-09 s                  ; 1.29e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.1e-07 V                   ; 3.51 V             ; -0.0419 V          ; 0.296 V                             ; 0.24 V                              ; 1.12e-09 s                 ; 1.29e-09 s                 ; No                        ; No                        ;
; sel[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.1e-07 V                    ; 3.51 V              ; -0.0419 V           ; 0.296 V                              ; 0.24 V                               ; 1.12e-09 s                  ; 1.29e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.1e-07 V                   ; 3.51 V             ; -0.0419 V          ; 0.296 V                             ; 0.24 V                              ; 1.12e-09 s                 ; 1.29e-09 s                 ; No                        ; No                        ;
; seg[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.1e-07 V                    ; 3.51 V              ; -0.0419 V           ; 0.296 V                              ; 0.24 V                               ; 1.12e-09 s                  ; 1.29e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.1e-07 V                   ; 3.51 V             ; -0.0419 V          ; 0.296 V                             ; 0.24 V                              ; 1.12e-09 s                 ; 1.29e-09 s                 ; No                        ; No                        ;
; seg[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.1e-07 V                    ; 3.47 V              ; -0.00709 V          ; 0.326 V                              ; 0.34 V                               ; 5.02e-09 s                  ; 5.43e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.1e-07 V                   ; 3.47 V             ; -0.00709 V         ; 0.326 V                             ; 0.34 V                              ; 5.02e-09 s                 ; 5.43e-09 s                 ; No                        ; No                        ;
; seg[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.1e-07 V                    ; 3.51 V              ; -0.0419 V           ; 0.296 V                              ; 0.24 V                               ; 1.12e-09 s                  ; 1.29e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.1e-07 V                   ; 3.51 V             ; -0.0419 V          ; 0.296 V                             ; 0.24 V                              ; 1.12e-09 s                 ; 1.29e-09 s                 ; No                        ; No                        ;
; seg[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.1e-07 V                    ; 3.51 V              ; -0.0419 V           ; 0.296 V                              ; 0.24 V                               ; 1.12e-09 s                  ; 1.29e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.1e-07 V                   ; 3.51 V             ; -0.0419 V          ; 0.296 V                             ; 0.24 V                              ; 1.12e-09 s                 ; 1.29e-09 s                 ; No                        ; No                        ;
; seg[4]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.1e-07 V                    ; 3.51 V              ; -0.0419 V           ; 0.296 V                              ; 0.24 V                               ; 1.12e-09 s                  ; 1.29e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.1e-07 V                   ; 3.51 V             ; -0.0419 V          ; 0.296 V                             ; 0.24 V                              ; 1.12e-09 s                 ; 1.29e-09 s                 ; No                        ; No                        ;
; seg[5]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.1e-07 V                    ; 3.47 V              ; -0.00709 V          ; 0.326 V                              ; 0.34 V                               ; 5.02e-09 s                  ; 5.43e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.1e-07 V                   ; 3.47 V             ; -0.00709 V         ; 0.326 V                             ; 0.34 V                              ; 5.02e-09 s                 ; 5.43e-09 s                 ; No                        ; No                        ;
; seg[6]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.1e-07 V                    ; 3.51 V              ; -0.0419 V           ; 0.296 V                              ; 0.24 V                               ; 1.12e-09 s                  ; 1.29e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.1e-07 V                   ; 3.51 V             ; -0.0419 V          ; 0.296 V                             ; 0.24 V                              ; 1.12e-09 s                 ; 1.29e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.52e-08 V                   ; 3.58 V              ; -0.0651 V           ; 0.234 V                              ; 0.087 V                              ; 2.93e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.52e-08 V                  ; 3.58 V             ; -0.0651 V          ; 0.234 V                             ; 0.087 V                             ; 2.93e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------+
; Setup Transfers                                                                 ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; clk              ; clk              ; 2376     ; 0        ; 0        ; 0        ;
; sel_4:U1|sel_clk ; clk              ; 1        ; 1        ; 0        ; 0        ;
; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 7        ; 0        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Hold Transfers                                                                  ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; clk              ; clk              ; 2376     ; 0        ; 0        ; 0        ;
; sel_4:U1|sel_clk ; clk              ; 1        ; 1        ; 0        ; 0        ;
; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 7        ; 0        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 85    ; 85   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 144   ; 144  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Fri May 04 14:52:09 2012
Info: Command: quartus_sta display -c display
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'display.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
    Info: create_clock -period 1.000 -name sel_4:U1|sel_clk sel_4:U1|sel_clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.652
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.652      -253.815 clk 
    Info:    -0.312        -0.840 sel_4:U1|sel_clk 
Info: Worst-case hold slack is -0.152
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.152        -0.152 clk 
    Info:     0.467         0.000 sel_4:U1|sel_clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -123.447 clk 
    Info:    -1.487        -5.948 sel_4:U1|sel_clk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.298
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.298      -226.636 clk 
    Info:    -0.177        -0.427 sel_4:U1|sel_clk 
Info: Worst-case hold slack is -0.141
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.141        -0.141 clk 
    Info:     0.419         0.000 sel_4:U1|sel_clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -123.447 clk 
    Info:    -1.487        -5.948 sel_4:U1|sel_clk 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.443
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.443       -63.040 clk 
    Info:     0.421         0.000 sel_4:U1|sel_clk 
Info: Worst-case hold slack is -0.152
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.152        -0.152 clk 
    Info:     0.193         0.000 sel_4:U1|sel_clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -107.353 clk 
    Info:    -1.000        -4.000 sel_4:U1|sel_clk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 272 megabytes
    Info: Processing ended: Fri May 04 14:52:11 2012
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


