Fitter report for PCF2123_RTC
Thu Mar 07 22:20:57 2013
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. |PCF2123_RTC|Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_u1:Memory_MCU_u1_component|altsyncram:altsyncram_component|altsyncram_ghg2:auto_generated|ALTSYNCRAM
 26. |PCF2123_RTC|Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_u4:Memory_MCU_u4_component|altsyncram:altsyncram_component|altsyncram_jhg2:auto_generated|ALTSYNCRAM
 27. |PCF2123_RTC|Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_u3:Memory_MCU_u3_component|altsyncram:altsyncram_component|altsyncram_ihg2:auto_generated|ALTSYNCRAM
 28. |PCF2123_RTC|Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_u2:Memory_MCU_u2_component|altsyncram:altsyncram_component|altsyncram_hhg2:auto_generated|ALTSYNCRAM
 29. Fitter DSP Block Usage Summary
 30. DSP Block Details
 31. Interconnect Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Estimated Delay Added for Hold Timing
 43. Advanced Data - General
 44. Advanced Data - Placement Preparation
 45. Advanced Data - Placement
 46. Advanced Data - Routing
 47. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+------------------------------------+----------------------------------------------+
; Fitter Status                      ; Successful - Thu Mar 07 22:20:57 2013        ;
; Quartus II Version                 ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name                      ; PCF2123_RTC                                  ;
; Top-level Entity Name              ; PCF2123_RTC                                  ;
; Family                             ; Cyclone III                                  ;
; Device                             ; EP3C40F780C8                                 ;
; Timing Models                      ; Final                                        ;
; Total logic elements               ; 4,656 / 39,600 ( 12 % )                      ;
;     Total combinational functions  ; 3,969 / 39,600 ( 10 % )                      ;
;     Dedicated logic registers      ; 2,100 / 39,600 ( 5 % )                       ;
; Total registers                    ; 2100                                         ;
; Total pins                         ; 89 / 536 ( 17 % )                            ;
; Total virtual pins                 ; 0                                            ;
; Total memory bits                  ; 264,192 / 1,161,216 ( 23 % )                 ;
; Embedded Multiplier 9-bit elements ; 4 / 252 ( 2 % )                              ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                ;
+------------------------------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP3C40F780C8                          ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Use TimeQuest Timing Analyzer                                      ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                       ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; On                                    ; On                                    ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Stop After Congestion Map Generation                               ; Off                                   ; Off                                   ;
; Save Intermediate Fitting Results                                  ; Off                                   ; Off                                   ;
; Synchronizer Identification                                        ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+----------------+-------------------------------+
; Pin Name       ; Reason                        ;
+----------------+-------------------------------+
; JTAG_NEXUS_TDO ; Incomplete set of assignments ;
; SPI_CLK        ; Incomplete set of assignments ;
; SPI_DOUT       ; Incomplete set of assignments ;
; SPI_MODE       ; Incomplete set of assignments ;
; SPI_SEL        ; Incomplete set of assignments ;
; SRAM0_A[0]     ; Incomplete set of assignments ;
; SRAM0_A[1]     ; Incomplete set of assignments ;
; SRAM0_A[2]     ; Incomplete set of assignments ;
; SRAM0_A[3]     ; Incomplete set of assignments ;
; SRAM0_A[4]     ; Incomplete set of assignments ;
; SRAM0_A[5]     ; Incomplete set of assignments ;
; SRAM0_A[6]     ; Incomplete set of assignments ;
; SRAM0_A[7]     ; Incomplete set of assignments ;
; SRAM0_A[8]     ; Incomplete set of assignments ;
; SRAM0_A[9]     ; Incomplete set of assignments ;
; SRAM0_A[10]    ; Incomplete set of assignments ;
; SRAM0_A[11]    ; Incomplete set of assignments ;
; SRAM0_A[12]    ; Incomplete set of assignments ;
; SRAM0_A[13]    ; Incomplete set of assignments ;
; SRAM0_A[14]    ; Incomplete set of assignments ;
; SRAM0_A[15]    ; Incomplete set of assignments ;
; SRAM0_A[16]    ; Incomplete set of assignments ;
; SRAM0_A[17]    ; Incomplete set of assignments ;
; SRAM0_E        ; Incomplete set of assignments ;
; SRAM0_LB       ; Incomplete set of assignments ;
; SRAM0_OE       ; Incomplete set of assignments ;
; SRAM0_UB       ; Incomplete set of assignments ;
; SRAM0_W        ; Incomplete set of assignments ;
; SRAM1_A[0]     ; Incomplete set of assignments ;
; SRAM1_A[1]     ; Incomplete set of assignments ;
; SRAM1_A[2]     ; Incomplete set of assignments ;
; SRAM1_A[3]     ; Incomplete set of assignments ;
; SRAM1_A[4]     ; Incomplete set of assignments ;
; SRAM1_A[5]     ; Incomplete set of assignments ;
; SRAM1_A[6]     ; Incomplete set of assignments ;
; SRAM1_A[7]     ; Incomplete set of assignments ;
; SRAM1_A[8]     ; Incomplete set of assignments ;
; SRAM1_A[9]     ; Incomplete set of assignments ;
; SRAM1_A[10]    ; Incomplete set of assignments ;
; SRAM1_A[11]    ; Incomplete set of assignments ;
; SRAM1_A[12]    ; Incomplete set of assignments ;
; SRAM1_A[13]    ; Incomplete set of assignments ;
; SRAM1_A[14]    ; Incomplete set of assignments ;
; SRAM1_A[15]    ; Incomplete set of assignments ;
; SRAM1_A[16]    ; Incomplete set of assignments ;
; SRAM1_A[17]    ; Incomplete set of assignments ;
; SRAM1_E        ; Incomplete set of assignments ;
; SRAM1_LB       ; Incomplete set of assignments ;
; SRAM1_OE       ; Incomplete set of assignments ;
; SRAM1_UB       ; Incomplete set of assignments ;
; SRAM1_W        ; Incomplete set of assignments ;
; SRAM0_D[0]     ; Incomplete set of assignments ;
; SRAM0_D[1]     ; Incomplete set of assignments ;
; SRAM0_D[2]     ; Incomplete set of assignments ;
; SRAM0_D[3]     ; Incomplete set of assignments ;
; SRAM0_D[4]     ; Incomplete set of assignments ;
; SRAM0_D[5]     ; Incomplete set of assignments ;
; SRAM0_D[6]     ; Incomplete set of assignments ;
; SRAM0_D[7]     ; Incomplete set of assignments ;
; SRAM0_D[8]     ; Incomplete set of assignments ;
; SRAM0_D[9]     ; Incomplete set of assignments ;
; SRAM0_D[10]    ; Incomplete set of assignments ;
; SRAM0_D[11]    ; Incomplete set of assignments ;
; SRAM0_D[12]    ; Incomplete set of assignments ;
; SRAM0_D[13]    ; Incomplete set of assignments ;
; SRAM0_D[14]    ; Incomplete set of assignments ;
; SRAM0_D[15]    ; Incomplete set of assignments ;
; SRAM1_D[0]     ; Incomplete set of assignments ;
; SRAM1_D[1]     ; Incomplete set of assignments ;
; SRAM1_D[2]     ; Incomplete set of assignments ;
; SRAM1_D[3]     ; Incomplete set of assignments ;
; SRAM1_D[4]     ; Incomplete set of assignments ;
; SRAM1_D[5]     ; Incomplete set of assignments ;
; SRAM1_D[6]     ; Incomplete set of assignments ;
; SRAM1_D[7]     ; Incomplete set of assignments ;
; SRAM1_D[8]     ; Incomplete set of assignments ;
; SRAM1_D[9]     ; Incomplete set of assignments ;
; SRAM1_D[10]    ; Incomplete set of assignments ;
; SRAM1_D[11]    ; Incomplete set of assignments ;
; SRAM1_D[12]    ; Incomplete set of assignments ;
; SRAM1_D[13]    ; Incomplete set of assignments ;
; SRAM1_D[14]    ; Incomplete set of assignments ;
; SRAM1_D[15]    ; Incomplete set of assignments ;
; JTAG_NEXUS_TCK ; Incomplete set of assignments ;
; JTAG_NEXUS_TMS ; Incomplete set of assignments ;
; CLK_BRD        ; Incomplete set of assignments ;
; TEST_BUTTON    ; Incomplete set of assignments ;
; JTAG_NEXUS_TDI ; Incomplete set of assignments ;
; SPI_DIN        ; Incomplete set of assignments ;
+----------------+-------------------------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 6393 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 6393 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 6393    ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in P:/Hardware/Elektronik-Module_und_Bausätze/Altium Nanoboard 3000/PCF2123_RTC/ProjectOutputs/NB3000AL_02/PCF2123_RTC.pin.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                  ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                            ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 4,656 / 39,600 ( 12 % )                                                                                          ;
;     -- Combinational with no register       ; 2556                                                                                                             ;
;     -- Register only                        ; 687                                                                                                              ;
;     -- Combinational with a register        ; 1413                                                                                                             ;
;                                             ;                                                                                                                  ;
; Logic element usage by number of LUT inputs ;                                                                                                                  ;
;     -- 4 input functions                    ; 1623                                                                                                             ;
;     -- 3 input functions                    ; 1716                                                                                                             ;
;     -- <=2 input functions                  ; 630                                                                                                              ;
;     -- Register only                        ; 687                                                                                                              ;
;                                             ;                                                                                                                  ;
; Logic elements by mode                      ;                                                                                                                  ;
;     -- normal mode                          ; 3275                                                                                                             ;
;     -- arithmetic mode                      ; 694                                                                                                              ;
;                                             ;                                                                                                                  ;
; Total registers*                            ; 2,100 / 42,205 ( 5 % )                                                                                           ;
;     -- Dedicated logic registers            ; 2,100 / 39,600 ( 5 % )                                                                                           ;
;     -- I/O registers                        ; 0 / 2,605 ( 0 % )                                                                                                ;
;                                             ;                                                                                                                  ;
; Total LABs:  partially or completely used   ; 337 / 2,475 ( 14 % )                                                                                             ;
; User inserted logic elements                ; 0                                                                                                                ;
; Virtual pins                                ; 0                                                                                                                ;
; I/O pins                                    ; 89 / 536 ( 17 % )                                                                                                ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )                                                                                                   ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                                                                                                    ;
; Global signals                              ; 2                                                                                                                ;
; M9Ks                                        ; 34 / 126 ( 27 % )                                                                                                ;
; Total block memory bits                     ; 264,192 / 1,161,216 ( 23 % )                                                                                     ;
; Total block memory implementation bits      ; 313,344 / 1,161,216 ( 27 % )                                                                                     ;
; Embedded Multiplier 9-bit elements          ; 4 / 252 ( 2 % )                                                                                                  ;
; PLLs                                        ; 0 / 4 ( 0 % )                                                                                                    ;
; Global clocks                               ; 2 / 20 ( 10 % )                                                                                                  ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                                                    ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                                    ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                                                    ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                                                    ;
; Average interconnect usage (total/H/V)      ; 6% / 6% / 7%                                                                                                     ;
; Peak interconnect usage (total/H/V)         ; 45% / 44% / 46%                                                                                                  ;
; Maximum fan-out node                        ; CLK_BRD~inputclkctrl                                                                                             ;
; Maximum fan-out                             ; 1820                                                                                                             ;
; Highest non-global fan-out signal           ; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_TakeBranch_1_0_0_g2_0_828_a2_1 ;
; Highest non-global fan-out                  ; 784                                                                                                              ;
; Total fan-out                               ; 23584                                                                                                            ;
; Average fan-out                             ; 3.44                                                                                                             ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                          ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLK_BRD        ; A14   ; 8        ; 34           ; 43           ; 14           ; 1820                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; JTAG_NEXUS_TCK ; Y27   ; 5        ; 67           ; 22           ; 14           ; 350                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; JTAG_NEXUS_TDI ; AD21  ; 4        ; 59           ; 0            ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; JTAG_NEXUS_TMS ; AE22  ; 4        ; 65           ; 0            ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SPI_DIN        ; AG23  ; 4        ; 61           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; TEST_BUTTON    ; AG12  ; 3        ; 34           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; JTAG_NEXUS_TDO ; AC21  ; 4        ; 59           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SPI_CLK        ; AE14  ; 3        ; 34           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SPI_DOUT       ; AB27  ; 5        ; 67           ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SPI_MODE       ; AF27  ; 5        ; 67           ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SPI_SEL        ; AE25  ; 4        ; 59           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM0_A[0]     ; G13   ; 8        ; 25           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM0_A[10]    ; R22   ; 5        ; 67           ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM0_A[11]    ; L20   ; 6        ; 67           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM0_A[12]    ; H22   ; 6        ; 67           ; 35           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM0_A[13]    ; J25   ; 6        ; 67           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM0_A[14]    ; J22   ; 6        ; 67           ; 40           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM0_A[15]    ; C16   ; 7        ; 41           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM0_A[16]    ; H14   ; 7        ; 38           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM0_A[17]    ; E12   ; 8        ; 20           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM0_A[1]     ; F15   ; 7        ; 41           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM0_A[2]     ; D17   ; 7        ; 45           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM0_A[3]     ; G19   ; 7        ; 63           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM0_A[4]     ; A21   ; 7        ; 52           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM0_A[5]     ; K25   ; 6        ; 67           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM0_A[6]     ; L25   ; 6        ; 67           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM0_A[7]     ; H7    ; 1        ; 0            ; 40           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM0_A[8]     ; M26   ; 6        ; 67           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM0_A[9]     ; V1    ; 2        ; 0            ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM0_E        ; G20   ; 7        ; 63           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM0_LB       ; D18   ; 7        ; 50           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM0_OE       ; E15   ; 7        ; 36           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM0_UB       ; G16   ; 7        ; 43           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM0_W        ; K22   ; 6        ; 67           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM1_A[0]     ; E17   ; 7        ; 43           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM1_A[10]    ; M28   ; 6        ; 67           ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM1_A[11]    ; N25   ; 6        ; 67           ; 26           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM1_A[12]    ; M24   ; 6        ; 67           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM1_A[13]    ; N21   ; 6        ; 67           ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM1_A[14]    ; L23   ; 6        ; 67           ; 30           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM1_A[15]    ; E18   ; 7        ; 52           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM1_A[16]    ; H16   ; 7        ; 43           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM1_A[17]    ; D16   ; 7        ; 38           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM1_A[1]     ; F18   ; 7        ; 54           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM1_A[2]     ; B21   ; 7        ; 52           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM1_A[3]     ; E19   ; 7        ; 56           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM1_A[4]     ; F19   ; 7        ; 56           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM1_A[5]     ; J23   ; 6        ; 67           ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM1_A[6]     ; M25   ; 6        ; 67           ; 31           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM1_A[7]     ; R21   ; 5        ; 67           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM1_A[8]     ; L27   ; 6        ; 67           ; 32           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM1_A[9]     ; U20   ; 5        ; 67           ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM1_E        ; J10   ; 8        ; 14           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM1_LB       ; B23   ; 7        ; 59           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM1_OE       ; C20   ; 7        ; 50           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM1_UB       ; C21   ; 7        ; 54           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM1_W        ; M21   ; 6        ; 67           ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                 ;
+----------+------------------------------------------+---------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As         ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+---------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L8n, DATA1, ASDO                  ; As input tri-stated ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L10p, FLASH_nCE, nCSO             ; As input tri-stated ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                   ; -                       ; Dedicated Programming Pin ;
; N7       ; DATA0                                    ; As input tri-stated ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                   ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                                      ; -                   ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                                ; -                   ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                   ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                   ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                   ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                   ; -                       ; Dedicated Programming Pin ;
; F27      ; MSEL3                                    ; -                   ; SRAM1_D[8]              ; Dual Purpose Pin          ;
; E28      ; DIFFIO_R7n, PADD23                       ; Use as regular IO   ; SRAM0_D[9]              ; Dual Purpose Pin          ;
; D28      ; DIFFIO_R5n, PADD22                       ; Use as regular IO   ; SRAM0_D[11]             ; Dual Purpose Pin          ;
; D27      ; DIFFIO_R5p, PADD21                       ; Use as regular IO   ; SRAM1_D[10]             ; Dual Purpose Pin          ;
; D18      ; DIFFIO_T41p, PADD2                       ; Use as regular IO   ; SRAM0_LB                ; Dual Purpose Pin          ;
; D17      ; DIFFIO_T37p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO   ; SRAM0_A[2]              ; Dual Purpose Pin          ;
; A19      ; DIFFIO_T36n, PADD5                       ; Use as regular IO   ; SRAM1_D[12]             ; Dual Purpose Pin          ;
; B19      ; DIFFIO_T36p, PADD6                       ; Use as regular IO   ; SRAM0_D[13]             ; Dual Purpose Pin          ;
; C16      ; DIFFIO_T31n, PADD9                       ; Use as regular IO   ; SRAM0_A[15]             ; Dual Purpose Pin          ;
; D16      ; DIFFIO_T31p, PADD10                      ; Use as regular IO   ; SRAM1_A[17]             ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T18n, PADD19                      ; Use as regular IO   ; SRAM0_A[0]              ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T16n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO   ; SRAM0_A[17]             ; Dual Purpose Pin          ;
+----------+------------------------------------------+---------------------+-------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+
; SRAM0_D[0]  ; D20   ; 7        ; 50           ; 43           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM0_D[10] ; D26   ; 6        ; 67           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM0_D[11] ; D28   ; 6        ; 67           ; 39           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM0_D[12] ; G10   ; 8        ; 16           ; 43           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM0_D[13] ; B19   ; 7        ; 45           ; 43           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM0_D[14] ; D21   ; 7        ; 54           ; 43           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM0_D[15] ; D19   ; 7        ; 54           ; 43           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM0_D[1]  ; E22   ; 7        ; 65           ; 43           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM0_D[2]  ; C23   ; 7        ; 59           ; 43           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM0_D[3]  ; F17   ; 7        ; 48           ; 43           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM0_D[4]  ; C26   ; 6        ; 67           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM0_D[5]  ; G22   ; 6        ; 67           ; 38           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM0_D[6]  ; G24   ; 6        ; 67           ; 26           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM0_D[7]  ; H23   ; 6        ; 67           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM0_D[8]  ; G25   ; 6        ; 67           ; 36           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM0_D[9]  ; E28   ; 6        ; 67           ; 37           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM1_D[0]  ; J17   ; 7        ; 43           ; 43           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM1_D[10] ; D27   ; 6        ; 67           ; 39           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM1_D[11] ; E25   ; 6        ; 67           ; 32           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM1_D[12] ; A19   ; 7        ; 45           ; 43           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM1_D[13] ; B25   ; 7        ; 63           ; 43           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM1_D[14] ; A26   ; 7        ; 63           ; 43           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM1_D[15] ; E21   ; 7        ; 56           ; 43           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM1_D[1]  ; G21   ; 7        ; 65           ; 43           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM1_D[2]  ; C25   ; 7        ; 61           ; 43           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM1_D[3]  ; H19   ; 7        ; 61           ; 43           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM1_D[4]  ; J19   ; 7        ; 65           ; 43           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM1_D[5]  ; E26   ; 6        ; 67           ; 40           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM1_D[6]  ; E27   ; 6        ; 67           ; 38           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM1_D[7]  ; E1    ; 1        ; 0            ; 36           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM1_D[8]  ; F27   ; 6        ; 67           ; 37           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; SRAM1_D[9]  ; F26   ; 6        ; 67           ; 38           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 6 / 61 ( 10 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 73 ( 1 % )   ; 2.5V          ; --           ;
; 3        ; 2 / 65 ( 3 % )   ; 2.5V          ; --           ;
; 4        ; 5 / 67 ( 7 % )   ; 2.5V          ; --           ;
; 5        ; 6 / 71 ( 8 % )   ; 2.5V          ; --           ;
; 6        ; 31 / 65 ( 48 % ) ; 2.5V          ; --           ;
; 7        ; 37 / 67 ( 55 % ) ; 2.5V          ; --           ;
; 8        ; 5 / 67 ( 7 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 481        ; 8        ; CLK_BRD                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 479        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 473        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 458        ; 7        ; SRAM1_D[12]                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 443        ; 7        ; SRAM0_A[4]                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 419        ; 7        ; SRAM1_D[14]                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A27      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 128        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                    ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                    ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA25     ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 135        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB8      ; 136        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB9      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB11     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB23     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 306        ; 5        ; SPI_DOUT                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 131        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 137        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC8      ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 199        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC19     ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 257        ; 4        ; JTAG_NEXUS_TDO                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 132        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 133        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD5      ; 138        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 201        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 254        ; 4        ; JTAG_NEXUS_TDI                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD25     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD26     ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 134        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 139        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE5      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 202        ; 3        ; SPI_CLK                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 269        ; 4        ; JTAG_NEXUS_TMS                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 256        ; 4        ; SPI_SEL                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 140        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF4      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 203        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 280        ; 5        ; SPI_MODE                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF28     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 200        ; 3        ; TEST_BUTTON                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG13     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 204        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 206        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 262        ; 4        ; SPI_DIN                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG24     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 205        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 207        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 272        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 482        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 480        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 474        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 459        ; 7        ; SRAM0_D[13]                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 444        ; 7        ; SRAM1_A[2]                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 429        ; 7        ; SRAM1_LB                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 421        ; 7        ; SRAM1_D[13]                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B26      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 547        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 545        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 477        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 469        ; 7        ; SRAM0_A[15]                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 448        ; 7        ; SRAM1_OE                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C21      ; 440        ; 7        ; SRAM1_UB                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C22      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 430        ; 7        ; SRAM0_D[2]                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C24      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 425        ; 7        ; SRAM1_D[2]                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C26      ; 413        ; 6        ; SRAM0_D[4]                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C27      ; 405        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ; 544        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 546        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 478        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 470        ; 7        ; SRAM1_A[17]                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ; 457        ; 7        ; SRAM0_A[2]                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 447        ; 7        ; SRAM0_LB                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D19      ; 441        ; 7        ; SRAM0_D[15]                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 451        ; 7        ; SRAM0_D[0]                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D21      ; 437        ; 7        ; SRAM0_D[14]                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D22      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 411        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D25      ; 410        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D26      ; 412        ; 6        ; SRAM0_D[10]                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D27      ; 404        ; 6        ; SRAM1_D[10]                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D28      ; 403        ; 6        ; SRAM0_D[11]                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 23         ; 1        ; SRAM1_D[7]                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 507        ; 8        ; SRAM0_A[17]                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 475        ; 7        ; SRAM0_OE                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 462        ; 7        ; SRAM1_A[0]                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 445        ; 7        ; SRAM1_A[15]                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 435        ; 7        ; SRAM1_A[3]                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 433        ; 7        ; SRAM1_D[15]                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 417        ; 7        ; SRAM0_D[1]                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 409        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E25      ; 379        ; 6        ; SRAM1_D[11]                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E26      ; 408        ; 6        ; SRAM1_D[5]                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E27      ; 400        ; 6        ; SRAM1_D[6]                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E28      ; 398        ; 6        ; SRAM0_D[9]                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 17         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F5       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 467        ; 7        ; SRAM0_A[1]                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 456        ; 7        ; SRAM0_D[3]                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 439        ; 7        ; SRAM1_A[1]                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 434        ; 7        ; SRAM1_A[4]                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F23      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 406        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 402        ; 6        ; SRAM1_D[9]                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F27      ; 397        ; 6        ; SRAM1_D[8]                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F28      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 516        ; 8        ; SRAM0_D[12]                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 501        ; 8        ; SRAM0_A[0]                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 466        ; 7        ; SRAM0_UB                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G18      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 422        ; 7        ; SRAM0_A[3]                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 420        ; 7        ; SRAM0_E                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 414        ; 7        ; SRAM1_D[1]                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 399        ; 6        ; SRAM0_D[5]                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G23      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 359        ; 6        ; SRAM0_D[6]                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G25      ; 392        ; 6        ; SRAM0_D[8]                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 5          ; 1        ; SRAM0_A[7]                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                    ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 471        ; 7        ; SRAM0_A[16]                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 465        ; 7        ; SRAM1_A[16]                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 428        ; 7        ; SRAM1_D[3]                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                    ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 401        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 389        ; 6        ; SRAM0_A[12]                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 385        ; 6        ; SRAM0_D[7]                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ; 66         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J3       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 520        ; 8        ; SRAM1_E                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J14      ; 476        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 464        ; 7        ; SRAM1_D[0]                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 418        ; 7        ; SRAM1_D[4]                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 407        ; 6        ; SRAM0_A[14]                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 375        ; 6        ; SRAM1_A[5]                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J24      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 386        ; 6        ; SRAM0_A[13]                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 345        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 344        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ; 472        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 369        ; 6        ; SRAM0_W                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K23      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 351        ; 6        ; SRAM0_A[5]                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L6       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ; 367        ; 6        ; SRAM0_A[11]                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L21      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L22      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 370        ; 6        ; SRAM1_A[14]                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L24      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 356        ; 6        ; SRAM0_A[6]                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 377        ; 6        ; SRAM1_A[8]                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L28      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 55         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 41         ; 1        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 391        ; 6        ; SRAM1_W                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 349        ; 6        ; ^MSEL2                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M24      ; 352        ; 6        ; SRAM1_A[12]                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 374        ; 6        ; SRAM1_A[6]                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ; 368        ; 6        ; SRAM0_A[8]                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M27      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 364        ; 6        ; SRAM1_A[10]                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 59         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N8       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 357        ; 6        ; SRAM1_A[13]                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 347        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 358        ; 6        ; SRAM1_A[11]                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 57         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 56         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 1        ; ~ALTERA_DCLK~ / RESERVED_INPUT           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 60         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 62         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 64         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 61         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 63         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 341        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 350        ; 6        ; ^MSEL3                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 348        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 346        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 65         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 340        ; 5        ; SRAM1_A[7]                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 320        ; 5        ; SRAM0_A[10]                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R23      ; 339        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 337        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 338        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 335        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T9       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 129        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 130        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 309        ; 5        ; SRAM1_A[9]                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U22      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U24      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U25      ; 336        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 90         ; 2        ; SRAM0_A[9]                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W8       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W10      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 69         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 68         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y3       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y17      ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 343        ; 5        ; JTAG_NEXUS_TCK                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y28      ; 342        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.0-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+
; Compilation Hierarchy Node                                                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                         ; Library Name  ;
+---------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+
; |PCF2123_RTC                                                              ; 4656 (2)    ; 2100 (0)                  ; 0 (0)         ; 264192      ; 34   ; 4            ; 0       ; 2         ; 89   ; 0            ; 2556 (2)     ; 687 (0)           ; 1413 (0)         ; |PCF2123_RTC                                                                                                                                                                                ; Altera_altsyn ;
;    |Configurable_INTERCON_IO:U_System_INTERCON_IO|                        ; 47 (35)     ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (35)      ; 4 (0)             ; 6 (1)            ; |PCF2123_RTC|Configurable_INTERCON_IO:U_System_INTERCON_IO                                                                                                                                  ; Altera_altsyn ;
;       |PCF2123_RTC__AltSyn_AltiumAlteraDffAsync:Bad_Decode|               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |PCF2123_RTC|Configurable_INTERCON_IO:U_System_INTERCON_IO|PCF2123_RTC__AltSyn_AltiumAlteraDffAsync:Bad_Decode                                                                              ; Altera_altsyn ;
;          |lpm_ff:ff1|                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |PCF2123_RTC|Configurable_INTERCON_IO:U_System_INTERCON_IO|PCF2123_RTC__AltSyn_AltiumAlteraDffAsync:Bad_Decode|lpm_ff:ff1                                                                   ; work          ;
;       |PCF2123_RTC__AltSyn_AltiumAlteraDffAsync:UseBadDecode|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |PCF2123_RTC|Configurable_INTERCON_IO:U_System_INTERCON_IO|PCF2123_RTC__AltSyn_AltiumAlteraDffAsync:UseBadDecode                                                                            ; Altera_altsyn ;
;          |lpm_ff:ff1|                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |PCF2123_RTC|Configurable_INTERCON_IO:U_System_INTERCON_IO|PCF2123_RTC__AltSyn_AltiumAlteraDffAsync:UseBadDecode|lpm_ff:ff1                                                                 ; work          ;
;       |PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_0|           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; |PCF2123_RTC|Configurable_INTERCON_IO:U_System_INTERCON_IO|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_0                                                                          ; Altera_altsyn ;
;          |lpm_ff:ff1|                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PCF2123_RTC|Configurable_INTERCON_IO:U_System_INTERCON_IO|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_0|lpm_ff:ff1                                                               ; work          ;
;       |PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_1|           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |PCF2123_RTC|Configurable_INTERCON_IO:U_System_INTERCON_IO|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_1                                                                          ; Altera_altsyn ;
;          |lpm_ff:ff1|                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |PCF2123_RTC|Configurable_INTERCON_IO:U_System_INTERCON_IO|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_1|lpm_ff:ff1                                                               ; work          ;
;       |PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_2|           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |PCF2123_RTC|Configurable_INTERCON_IO:U_System_INTERCON_IO|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_2                                                                          ; Altera_altsyn ;
;          |lpm_ff:ff1|                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |PCF2123_RTC|Configurable_INTERCON_IO:U_System_INTERCON_IO|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_2|lpm_ff:ff1                                                               ; work          ;
;       |PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_3|           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; |PCF2123_RTC|Configurable_INTERCON_IO:U_System_INTERCON_IO|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_3                                                                          ; Altera_altsyn ;
;          |lpm_ff:ff1|                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PCF2123_RTC|Configurable_INTERCON_IO:U_System_INTERCON_IO|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_3|lpm_ff:ff1                                                               ; work          ;
;       |PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_4|           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |PCF2123_RTC|Configurable_INTERCON_IO:U_System_INTERCON_IO|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_4                                                                          ; Altera_altsyn ;
;          |lpm_ff:ff1|                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |PCF2123_RTC|Configurable_INTERCON_IO:U_System_INTERCON_IO|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_4|lpm_ff:ff1                                                               ; work          ;
;       |PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_5|           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; |PCF2123_RTC|Configurable_INTERCON_IO:U_System_INTERCON_IO|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_5                                                                          ; Altera_altsyn ;
;          |lpm_ff:ff1|                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PCF2123_RTC|Configurable_INTERCON_IO:U_System_INTERCON_IO|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_5|lpm_ff:ff1                                                               ; work          ;
;       |PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_6|           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |PCF2123_RTC|Configurable_INTERCON_IO:U_System_INTERCON_IO|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_6                                                                          ; Altera_altsyn ;
;          |lpm_ff:ff1|                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |PCF2123_RTC|Configurable_INTERCON_IO:U_System_INTERCON_IO|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_6|lpm_ff:ff1                                                               ; work          ;
;       |PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_7|           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; |PCF2123_RTC|Configurable_INTERCON_IO:U_System_INTERCON_IO|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_7                                                                          ; Altera_altsyn ;
;          |lpm_ff:ff1|                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PCF2123_RTC|Configurable_INTERCON_IO:U_System_INTERCON_IO|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_7|lpm_ff:ff1                                                               ; work          ;
;       |lpm_compare:LPM_COMPARE_8_8_1|                                     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |PCF2123_RTC|Configurable_INTERCON_IO:U_System_INTERCON_IO|lpm_compare:LPM_COMPARE_8_8_1                                                                                                    ; work          ;
;          |cmpr_brd:auto_generated|                                        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |PCF2123_RTC|Configurable_INTERCON_IO:U_System_INTERCON_IO|lpm_compare:LPM_COMPARE_8_8_1|cmpr_brd:auto_generated                                                                            ; work          ;
;       |s_or8:n2u|                                                         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|Configurable_INTERCON_IO:U_System_INTERCON_IO|s_or8:n2u                                                                                                                        ; work          ;
;    |Configurable_INTERCON_MEM:U_System_INTERCON_MEM|                      ; 47 (34)     ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (3)        ; 0 (0)             ; 41 (32)          ; |PCF2123_RTC|Configurable_INTERCON_MEM:U_System_INTERCON_MEM                                                                                                                                ; Altera_altsyn ;
;       |PCF2123_RTC__AltSyn_AltiumAlteraDffAsync:Bad_Decode|               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |PCF2123_RTC|Configurable_INTERCON_MEM:U_System_INTERCON_MEM|PCF2123_RTC__AltSyn_AltiumAlteraDffAsync:Bad_Decode                                                                            ; Altera_altsyn ;
;          |lpm_ff:ff1|                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |PCF2123_RTC|Configurable_INTERCON_MEM:U_System_INTERCON_MEM|PCF2123_RTC__AltSyn_AltiumAlteraDffAsync:Bad_Decode|lpm_ff:ff1                                                                 ; work          ;
;       |PCF2123_RTC__AltSyn_AltiumAlteraDffAsync:UseBadDecode|             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |PCF2123_RTC|Configurable_INTERCON_MEM:U_System_INTERCON_MEM|PCF2123_RTC__AltSyn_AltiumAlteraDffAsync:UseBadDecode                                                                          ; Altera_altsyn ;
;          |lpm_ff:ff1|                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |PCF2123_RTC|Configurable_INTERCON_MEM:U_System_INTERCON_MEM|PCF2123_RTC__AltSyn_AltiumAlteraDffAsync:UseBadDecode|lpm_ff:ff1                                                               ; work          ;
;       |PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_0|           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |PCF2123_RTC|Configurable_INTERCON_MEM:U_System_INTERCON_MEM|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_0                                                                        ; Altera_altsyn ;
;          |lpm_ff:ff1|                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |PCF2123_RTC|Configurable_INTERCON_MEM:U_System_INTERCON_MEM|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_0|lpm_ff:ff1                                                             ; work          ;
;       |PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_1|           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |PCF2123_RTC|Configurable_INTERCON_MEM:U_System_INTERCON_MEM|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_1                                                                        ; Altera_altsyn ;
;          |lpm_ff:ff1|                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |PCF2123_RTC|Configurable_INTERCON_MEM:U_System_INTERCON_MEM|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_1|lpm_ff:ff1                                                             ; work          ;
;       |PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_2|           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |PCF2123_RTC|Configurable_INTERCON_MEM:U_System_INTERCON_MEM|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_2                                                                        ; Altera_altsyn ;
;          |lpm_ff:ff1|                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |PCF2123_RTC|Configurable_INTERCON_MEM:U_System_INTERCON_MEM|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_2|lpm_ff:ff1                                                             ; work          ;
;       |PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_3|           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |PCF2123_RTC|Configurable_INTERCON_MEM:U_System_INTERCON_MEM|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_3                                                                        ; Altera_altsyn ;
;          |lpm_ff:ff1|                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |PCF2123_RTC|Configurable_INTERCON_MEM:U_System_INTERCON_MEM|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_3|lpm_ff:ff1                                                             ; work          ;
;       |PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_4|           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |PCF2123_RTC|Configurable_INTERCON_MEM:U_System_INTERCON_MEM|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_4                                                                        ; Altera_altsyn ;
;          |lpm_ff:ff1|                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |PCF2123_RTC|Configurable_INTERCON_MEM:U_System_INTERCON_MEM|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_4|lpm_ff:ff1                                                             ; work          ;
;       |PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_5|           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |PCF2123_RTC|Configurable_INTERCON_MEM:U_System_INTERCON_MEM|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_5                                                                        ; Altera_altsyn ;
;          |lpm_ff:ff1|                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |PCF2123_RTC|Configurable_INTERCON_MEM:U_System_INTERCON_MEM|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_5|lpm_ff:ff1                                                             ; work          ;
;       |PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_6|           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |PCF2123_RTC|Configurable_INTERCON_MEM:U_System_INTERCON_MEM|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_6                                                                        ; Altera_altsyn ;
;          |lpm_ff:ff1|                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |PCF2123_RTC|Configurable_INTERCON_MEM:U_System_INTERCON_MEM|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_6|lpm_ff:ff1                                                             ; work          ;
;       |PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_7|           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |PCF2123_RTC|Configurable_INTERCON_MEM:U_System_INTERCON_MEM|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_7                                                                        ; Altera_altsyn ;
;          |lpm_ff:ff1|                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |PCF2123_RTC|Configurable_INTERCON_MEM:U_System_INTERCON_MEM|PCF2123_RTC__AltSyn_AltiumAlteraDffAsyncEn:DecodeAddr_7|lpm_ff:ff1                                                             ; work          ;
;       |lpm_compare:LPM_COMPARE_8_8_2|                                     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |PCF2123_RTC|Configurable_INTERCON_MEM:U_System_INTERCON_MEM|lpm_compare:LPM_COMPARE_8_8_2                                                                                                  ; work          ;
;          |cmpr_brd:auto_generated|                                        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |PCF2123_RTC|Configurable_INTERCON_MEM:U_System_INTERCON_MEM|lpm_compare:LPM_COMPARE_8_8_2|cmpr_brd:auto_generated                                                                          ; work          ;
;       |s_or8:n190|                                                        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|Configurable_INTERCON_MEM:U_System_INTERCON_MEM|s_or8:n190                                                                                                                     ; work          ;
;    |Configurable_MEM:U_System_MEM|                                        ; 23 (19)     ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 4 (4)            ; |PCF2123_RTC|Configurable_MEM:U_System_MEM                                                                                                                                                  ; Altera_altsyn ;
;       |PCF2123_RTC__AltSyn_AltiumAlteraDffAsync:State_state_addresssetup| ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |PCF2123_RTC|Configurable_MEM:U_System_MEM|PCF2123_RTC__AltSyn_AltiumAlteraDffAsync:State_state_addresssetup                                                                                ; Altera_altsyn ;
;          |lpm_ff:ff1|                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |PCF2123_RTC|Configurable_MEM:U_System_MEM|PCF2123_RTC__AltSyn_AltiumAlteraDffAsync:State_state_addresssetup|lpm_ff:ff1                                                                     ; work          ;
;       |PCF2123_RTC__AltSyn_AltiumAlteraDffAsync:State_state_read_ack|     ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |PCF2123_RTC|Configurable_MEM:U_System_MEM|PCF2123_RTC__AltSyn_AltiumAlteraDffAsync:State_state_read_ack                                                                                    ; Altera_altsyn ;
;          |lpm_ff:ff1|                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |PCF2123_RTC|Configurable_MEM:U_System_MEM|PCF2123_RTC__AltSyn_AltiumAlteraDffAsync:State_state_read_ack|lpm_ff:ff1                                                                         ; work          ;
;       |PCF2123_RTC__AltSyn_AltiumAlteraDffAsync:State_state_write_ack|    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |PCF2123_RTC|Configurable_MEM:U_System_MEM|PCF2123_RTC__AltSyn_AltiumAlteraDffAsync:State_state_write_ack                                                                                   ; Altera_altsyn ;
;          |lpm_ff:ff1|                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |PCF2123_RTC|Configurable_MEM:U_System_MEM|PCF2123_RTC__AltSyn_AltiumAlteraDffAsync:State_state_write_ack|lpm_ff:ff1                                                                        ; work          ;
;       |PCF2123_RTC__AltSyn_AltiumAlteraDffAsync:State_state_write_pulse|  ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |PCF2123_RTC|Configurable_MEM:U_System_MEM|PCF2123_RTC__AltSyn_AltiumAlteraDffAsync:State_state_write_pulse                                                                                 ; Altera_altsyn ;
;          |lpm_ff:ff1|                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |PCF2123_RTC|Configurable_MEM:U_System_MEM|PCF2123_RTC__AltSyn_AltiumAlteraDffAsync:State_state_write_pulse|lpm_ff:ff1                                                                      ; work          ;
;    |FPGA_STARTUP8:U7|                                                     ; 22 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 9 (0)            ; |PCF2123_RTC|FPGA_STARTUP8:U7                                                                                                                                                               ; work          ;
;       |FPGA_STARTUP8_CTRL:U_FPGA_STARTUP8_CTRL|                           ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |PCF2123_RTC|FPGA_STARTUP8:U7|FPGA_STARTUP8_CTRL:U_FPGA_STARTUP8_CTRL                                                                                                                       ; work          ;
;    |Memory_MCU:U_System_MCU_SubPart_BootMemory|                           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|Memory_MCU:U_System_MCU_SubPart_BootMemory                                                                                                                                     ; work          ;
;       |Memory_MCU_AND2:AND2_componentB1|                                  ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_AND2:AND2_componentB1                                                                                                    ; work          ;
;          |lpm_and:lpm_and_component|                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_AND2:AND2_componentB1|lpm_and:lpm_and_component                                                                          ; work          ;
;       |Memory_MCU_AND2:AND2_componentB2|                                  ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_AND2:AND2_componentB2                                                                                                    ; work          ;
;          |lpm_and:lpm_and_component|                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_AND2:AND2_componentB2|lpm_and:lpm_and_component                                                                          ; work          ;
;       |Memory_MCU_AND2:AND2_componentB3|                                  ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_AND2:AND2_componentB3                                                                                                    ; work          ;
;          |lpm_and:lpm_and_component|                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_AND2:AND2_componentB3|lpm_and:lpm_and_component                                                                          ; work          ;
;       |Memory_MCU_AND2:AND2_componentB4|                                  ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_AND2:AND2_componentB4                                                                                                    ; work          ;
;          |lpm_and:lpm_and_component|                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_AND2:AND2_componentB4|lpm_and:lpm_and_component                                                                          ; work          ;
;       |Memory_MCU_u1:Memory_MCU_u1_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_u1:Memory_MCU_u1_component                                                                                               ; work          ;
;          |altsyncram:altsyncram_component|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_u1:Memory_MCU_u1_component|altsyncram:altsyncram_component                                                               ; work          ;
;             |altsyncram_ghg2:auto_generated|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_u1:Memory_MCU_u1_component|altsyncram:altsyncram_component|altsyncram_ghg2:auto_generated                                ; work          ;
;       |Memory_MCU_u2:Memory_MCU_u2_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_u2:Memory_MCU_u2_component                                                                                               ; work          ;
;          |altsyncram:altsyncram_component|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_u2:Memory_MCU_u2_component|altsyncram:altsyncram_component                                                               ; work          ;
;             |altsyncram_hhg2:auto_generated|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_u2:Memory_MCU_u2_component|altsyncram:altsyncram_component|altsyncram_hhg2:auto_generated                                ; work          ;
;       |Memory_MCU_u3:Memory_MCU_u3_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_u3:Memory_MCU_u3_component                                                                                               ; work          ;
;          |altsyncram:altsyncram_component|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_u3:Memory_MCU_u3_component|altsyncram:altsyncram_component                                                               ; work          ;
;             |altsyncram_ihg2:auto_generated|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_u3:Memory_MCU_u3_component|altsyncram:altsyncram_component|altsyncram_ihg2:auto_generated                                ; work          ;
;       |Memory_MCU_u4:Memory_MCU_u4_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_u4:Memory_MCU_u4_component                                                                                               ; work          ;
;          |altsyncram:altsyncram_component|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_u4:Memory_MCU_u4_component|altsyncram:altsyncram_component                                                               ; work          ;
;             |altsyncram_jhg2:auto_generated|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_u4:Memory_MCU_u4_component|altsyncram:altsyncram_component|altsyncram_jhg2:auto_generated                                ; work          ;
;    |TERMINAL:U_System_SOFT_TERMINAL|                                      ; 293 (0)     ; 222 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 155 (0)           ; 67 (0)           ; |PCF2123_RTC|TERMINAL:U_System_SOFT_TERMINAL                                                                                                                                                ; work          ;
;       |TERMINALCORE:U_terminal|                                           ; 293 (104)   ; 222 (62)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (42)      ; 155 (8)           ; 67 (54)          ; |PCF2123_RTC|TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal                                                                                                                        ; work          ;
;          |TERMINALCORE_DATAREG_INOUT_WR_2:RegisterAcknowledge|            ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (4)             ; 0 (0)            ; |PCF2123_RTC|TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_2:RegisterAcknowledge                                                                    ; work          ;
;          |TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|         ; 62 (62)     ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 60 (60)           ; 0 (0)            ; |PCF2123_RTC|TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration                                                                 ; work          ;
;          |TERMINALCORE_DATAREG_INOUT_WR_8:control_register|               ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 16 (16)           ; 0 (0)            ; |PCF2123_RTC|TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register                                                                       ; work          ;
;          |TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|   ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 0 (0)            ; |PCF2123_RTC|TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument                                                           ; work          ;
;          |TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|  ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 16 (16)           ; 0 (0)            ; |PCF2123_RTC|TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument                                                          ; work          ;
;          |TERMINALCORE_DATAREG_INOUT_WR_8_3:RegisterStatus|               ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 0 (0)            ; |PCF2123_RTC|TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_3:RegisterStatus                                                                       ; work          ;
;          |TERMINALCORE_TAPCONTROLLER:TAP1|                                ; 67 (35)     ; 48 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 35 (3)            ; 13 (13)          ; |PCF2123_RTC|TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1                                                                                        ; work          ;
;             |TERMINALCORE_DRNOOUT:id_reg_unit|                            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |PCF2123_RTC|TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|TERMINALCORE_DRNOOUT:id_reg_unit                                                       ; work          ;
;    |TSK3000A_MCU:U_System_MCU_SubPart_MCU|                                ; 2599 (0)    ; 1050 (0)                  ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1467 (0)     ; 208 (0)           ; 924 (0)          ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU                                                                                                                                          ; work          ;
;       |InputSynchronizer:U_InputSynchronizer|                             ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (8)            ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer                                                                                                    ; work          ;
;       |MCU_Top:U_MCU|                                                     ; 2586 (0)    ; 1042 (0)                  ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1462 (0)     ; 208 (0)           ; 916 (0)          ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU                                                                                                                            ; work          ;
;          |DataHazardResolverA:U_DataHazardResolverA|                      ; 177 (177)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 124 (124)    ; 0 (0)             ; 53 (53)          ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|DataHazardResolverA:U_DataHazardResolverA                                                                                  ; work          ;
;          |InterruptController:U_InterruptController|                      ; 216 (216)   ; 103 (103)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (101)    ; 16 (16)           ; 99 (99)          ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|InterruptController:U_InterruptController                                                                                  ; work          ;
;          |MemoryManager:U_MemoryManager|                                  ; 288 (288)   ; 152 (152)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (112)    ; 43 (43)           ; 133 (133)        ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager                                                                                              ; work          ;
;          |PipeLineController:U_PipeLineController|                        ; 54 (54)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 19 (19)          ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|PipeLineController:U_PipeLineController                                                                                    ; work          ;
;          |PipeStage_Decode:U_PipeStage_Decode|                            ; 121 (121)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (118)    ; 0 (0)             ; 3 (3)            ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|PipeStage_Decode:U_PipeStage_Decode                                                                                        ; work          ;
;          |PipeStage_Execute:U_Execute|                                    ; 389 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 341 (0)      ; 0 (0)             ; 48 (0)           ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|PipeStage_Execute:U_Execute                                                                                                ; work          ;
;             |ALU:U_ALU|                                                   ; 115 (115)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (115)    ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|PipeStage_Execute:U_Execute|ALU:U_ALU                                                                                      ; work          ;
;             |Bus_MuxB:U_Bus_MuxB|                                         ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|PipeStage_Execute:U_Execute|Bus_MuxB:U_Bus_MuxB                                                                            ; work          ;
;             |CalculateEffectiveAddress:U_CalculateEffectiveAddress|       ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|PipeStage_Execute:U_Execute|CalculateEffectiveAddress:U_CalculateEffectiveAddress                                          ; work          ;
;             |ExecuteBusy:U_ExecuteBusy|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|PipeStage_Execute:U_Execute|ExecuteBusy:U_ExecuteBusy                                                                      ; work          ;
;             |Execute_Mux:U_Execute_Mux|                                   ; 71 (71)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 16 (16)          ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|PipeStage_Execute:U_Execute|Execute_Mux:U_Execute_Mux                                                                      ; work          ;
;             |MDU_EnableControl:U_MDU_EnableControl|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|PipeStage_Execute:U_Execute|MDU_EnableControl:U_MDU_EnableControl                                                          ; work          ;
;             |ProgramCounterControl:U_ProgramCounterControl|               ; 130 (31)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (31)     ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|PipeStage_Execute:U_Execute|ProgramCounterControl:U_ProgramCounterControl                                                  ; work          ;
;                |BranchComparator:U_BranchComparator|                      ; 38 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|PipeStage_Execute:U_Execute|ProgramCounterControl:U_ProgramCounterControl|BranchComparator:U_BranchComparator              ; work          ;
;                |BranchTarget_Relative:U_BranchTarget_Relative|            ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|PipeStage_Execute:U_Execute|ProgramCounterControl:U_ProgramCounterControl|BranchTarget_Relative:U_BranchTarget_Relative    ; work          ;
;                |MakeReturnPC:U_MakeReturnPC|                              ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|PipeStage_Execute:U_Execute|ProgramCounterControl:U_ProgramCounterControl|MakeReturnPC:U_MakeReturnPC                      ; work          ;
;             |ShiftAmountMux:U_ShiftAmountMux|                             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|PipeStage_Execute:U_Execute|ShiftAmountMux:U_ShiftAmountMux                                                                ; work          ;
;             |Shifter_EnableControl:U_Shifter_EnableControl|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|PipeStage_Execute:U_Execute|Shifter_EnableControl:U_Shifter_EnableControl                                                  ; work          ;
;             |WriteSteering:U_WriteSteering|                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|PipeStage_Execute:U_Execute|WriteSteering:U_WriteSteering                                                                  ; work          ;
;          |ReadSteering:U_ReadSteering|                                    ; 50 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 23 (0)           ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|ReadSteering:U_ReadSteering                                                                                                ; work          ;
;             |ReadSteering_Mux:U_ReadSteering_Mux|                         ; 50 (50)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 23 (23)          ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|ReadSteering:U_ReadSteering|ReadSteering_Mux:U_ReadSteering_Mux                                                            ; work          ;
;          |RegisterFile:U_RegisterFile|                                    ; 197 (197)   ; 103 (103)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 25 (25)           ; 139 (139)        ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|RegisterFile:U_RegisterFile                                                                                                ; work          ;
;          |Registers_GP:U_Registers_GP|                                    ; 98 (98)     ; 86 (86)                   ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 18 (18)           ; 68 (68)          ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Registers_GP:U_Registers_GP                                                                                                ; work          ;
;             |altsyncram:ram_1|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Registers_GP:U_Registers_GP|altsyncram:ram_1                                                                               ; work          ;
;                |altsyncram_j5g1:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Registers_GP:U_Registers_GP|altsyncram:ram_1|altsyncram_j5g1:auto_generated                                                ; work          ;
;             |altsyncram:ram|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Registers_GP:U_Registers_GP|altsyncram:ram                                                                                 ; work          ;
;                |altsyncram_j5g1:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Registers_GP:U_Registers_GP|altsyncram:ram|altsyncram_j5g1:auto_generated                                                  ; work          ;
;          |Registers_SP:U_Registers_SP|                                    ; 487 (487)   ; 217 (217)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 249 (249)    ; 69 (69)           ; 169 (169)        ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Registers_SP:U_Registers_SP                                                                                                ; work          ;
;          |Regs_EX_MEM:U_Regs_EX_MEM|                                      ; 324 (324)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 173 (173)    ; 0 (0)             ; 151 (151)        ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM                                                                                                  ; work          ;
;          |Regs_ID_EX:U_Regs_ID_EX|                                        ; 238 (238)   ; 130 (130)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (92)      ; 15 (15)           ; 131 (131)        ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_ID_EX:U_Regs_ID_EX                                                                                                    ; work          ;
;          |Regs_IF_ID:U_Regs_IF_ID|                                        ; 36 (36)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 33 (33)          ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_IF_ID:U_Regs_IF_ID                                                                                                    ; work          ;
;          |Regs_MEM_WB:U_Regs_MEM_WB|                                      ; 55 (55)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 21 (21)           ; 28 (28)          ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB                                                                                                  ; work          ;
;          |Regs_PC:ProgramCounter|                                         ; 68 (68)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 1 (1)             ; 31 (31)          ; |PCF2123_RTC|TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter                                                                                                     ; work          ;
;    |TSK3000A_MDU:U_System_MCU_SubPart_MDU|                                ; 884 (1)     ; 440 (6)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 444 (1)      ; 98 (0)            ; 342 (1)          ; |PCF2123_RTC|TSK3000A_MDU:U_System_MCU_SubPart_MDU                                                                                                                                          ; work          ;
;       |MultDiv:U_MultDiv|                                                 ; 883 (883)   ; 434 (434)                 ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 443 (443)    ; 98 (98)           ; 342 (324)        ; |PCF2123_RTC|TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv                                                                                                                        ; work          ;
;          |altmult_add:RegA_Abs_0_muladd_0_31_28__Z|                       ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (0)           ; |PCF2123_RTC|TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|altmult_add:RegA_Abs_0_muladd_0_31_28__Z                                                                               ; work          ;
;             |mult_add_rhr3:auto_generated|                                ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (0)           ; |PCF2123_RTC|TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|altmult_add:RegA_Abs_0_muladd_0_31_28__Z|mult_add_rhr3:auto_generated                                                  ; work          ;
;                |ded_mult_a851:ded_mult1|                                  ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |PCF2123_RTC|TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|altmult_add:RegA_Abs_0_muladd_0_31_28__Z|mult_add_rhr3:auto_generated|ded_mult_a851:ded_mult1                          ; work          ;
;                   |ded_mult_cnb1:left_mult|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|altmult_add:RegA_Abs_0_muladd_0_31_28__Z|mult_add_rhr3:auto_generated|ded_mult_a851:ded_mult1|ded_mult_cnb1:left_mult  ; work          ;
;                   |ded_mult_gnb1:right_mult|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|altmult_add:RegA_Abs_0_muladd_0_31_28__Z|mult_add_rhr3:auto_generated|ded_mult_a851:ded_mult1|ded_mult_gnb1:right_mult ; work          ;
;    |TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|                              ; 235 (1)     ; 206 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (1)       ; 148 (0)           ; 59 (0)           ; |PCF2123_RTC|TSK3000A_OCDS:U_System_MCU_SubPart_OCDS                                                                                                                                        ; work          ;
;       |JtagDebugUnit:U_JtagDebugUnit|                                     ; 234 (0)     ; 206 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 148 (0)           ; 59 (0)           ; |PCF2123_RTC|TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit                                                                                                          ; work          ;
;          |DebugPort:TSK3000_DebugPort|                                    ; 217 (2)     ; 190 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (2)       ; 138 (0)           ; 52 (0)           ; |PCF2123_RTC|TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort                                                                              ; work          ;
;             |ControlRegister:tsk3000_ControlRegister|                     ; 17 (17)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 12 (12)           ; 3 (3)            ; |PCF2123_RTC|TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister                                      ; work          ;
;             |DataRegister:tsk3000_DebugDataRegister|                      ; 67 (67)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 64 (64)           ; 1 (1)            ; |PCF2123_RTC|TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister                                       ; work          ;
;             |SubstituteRegister:tsk3000_SubstituteRegister|               ; 67 (67)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 40 (40)           ; 25 (25)          ; |PCF2123_RTC|TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister                                ; work          ;
;             |TapController:tsk3000_TapController|                         ; 66 (66)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 22 (22)           ; 25 (25)          ; |PCF2123_RTC|TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController                                          ; work          ;
;          |DebugSignalController:TSK3000_DebugSignalController|            ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 7 (7)            ; |PCF2123_RTC|TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugSignalController:TSK3000_DebugSignalController                                                      ; work          ;
;    |TSK3000A_Shift_Barrel:U_System_MCU_SubPart_Shifter|                   ; 333 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 333 (0)      ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|TSK3000A_Shift_Barrel:U_System_MCU_SubPart_Shifter                                                                                                                             ; work          ;
;       |Shift_Barrel:U_Shift_Barrel|                                       ; 333 (333)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 333 (333)    ; 0 (0)             ; 0 (0)            ; |PCF2123_RTC|TSK3000A_Shift_Barrel:U_System_MCU_SubPart_Shifter|Shift_Barrel:U_Shift_Barrel                                                                                                 ; work          ;
;    |WB_SPI32:U_System_RTC_SubPart_Port|                                   ; 281 (0)     ; 149 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (0)      ; 74 (0)            ; 75 (0)           ; |PCF2123_RTC|WB_SPI32:U_System_RTC_SubPart_Port                                                                                                                                             ; work          ;
;       |spi32:U_spi|                                                       ; 281 (281)   ; 149 (149)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (132)    ; 74 (74)           ; 75 (75)          ; |PCF2123_RTC|WB_SPI32:U_System_RTC_SubPart_Port|spi32:U_spi                                                                                                                                 ; work          ;
+---------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; JTAG_NEXUS_TDO ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPI_CLK        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPI_DOUT       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPI_MODE       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPI_SEL        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM0_A[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM0_A[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM0_A[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM0_A[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM0_A[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM0_A[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM0_A[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM0_A[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM0_A[8]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM0_A[9]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM0_A[10]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM0_A[11]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM0_A[12]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM0_A[13]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM0_A[14]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM0_A[15]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM0_A[16]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM0_A[17]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM0_E        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM0_LB       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM0_OE       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM0_UB       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM0_W        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM1_A[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM1_A[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM1_A[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM1_A[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM1_A[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM1_A[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM1_A[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM1_A[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM1_A[8]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM1_A[9]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM1_A[10]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM1_A[11]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM1_A[12]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM1_A[13]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM1_A[14]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM1_A[15]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM1_A[16]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM1_A[17]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM1_E        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM1_LB       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM1_OE       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM1_UB       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM1_W        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM0_D[0]     ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SRAM0_D[1]     ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; SRAM0_D[2]     ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SRAM0_D[3]     ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SRAM0_D[4]     ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SRAM0_D[5]     ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; SRAM0_D[6]     ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SRAM0_D[7]     ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; SRAM0_D[8]     ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SRAM0_D[9]     ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SRAM0_D[10]    ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; SRAM0_D[11]    ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; SRAM0_D[12]    ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; SRAM0_D[13]    ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; SRAM0_D[14]    ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; SRAM0_D[15]    ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SRAM1_D[0]     ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SRAM1_D[1]     ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SRAM1_D[2]     ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; SRAM1_D[3]     ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SRAM1_D[4]     ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SRAM1_D[5]     ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; SRAM1_D[6]     ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; SRAM1_D[7]     ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; SRAM1_D[8]     ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SRAM1_D[9]     ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; SRAM1_D[10]    ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SRAM1_D[11]    ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; SRAM1_D[12]    ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SRAM1_D[13]    ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; SRAM1_D[14]    ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SRAM1_D[15]    ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; JTAG_NEXUS_TCK ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; JTAG_NEXUS_TMS ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; CLK_BRD        ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; TEST_BUTTON    ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; JTAG_NEXUS_TDI ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; SPI_DIN        ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SRAM0_D[0]                                                                                                                                                                         ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_16                                                                                                            ; 0                 ; 6       ;
; SRAM0_D[1]                                                                                                                                                                         ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_17                                                                                                            ; 1                 ; 6       ;
; SRAM0_D[2]                                                                                                                                                                         ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_18                                                                                                            ; 0                 ; 6       ;
; SRAM0_D[3]                                                                                                                                                                         ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_19                                                                                                            ; 0                 ; 6       ;
; SRAM0_D[4]                                                                                                                                                                         ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_20                                                                                                            ; 0                 ; 6       ;
; SRAM0_D[5]                                                                                                                                                                         ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_21                                                                                                            ; 1                 ; 6       ;
; SRAM0_D[6]                                                                                                                                                                         ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_22                                                                                                            ; 0                 ; 6       ;
; SRAM0_D[7]                                                                                                                                                                         ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_23                                                                                                            ; 1                 ; 6       ;
; SRAM0_D[8]                                                                                                                                                                         ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_24                                                                                                            ; 0                 ; 6       ;
; SRAM0_D[9]                                                                                                                                                                         ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_25                                                                                                            ; 0                 ; 6       ;
; SRAM0_D[10]                                                                                                                                                                        ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_26                                                                                                            ; 1                 ; 6       ;
; SRAM0_D[11]                                                                                                                                                                        ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_27                                                                                                            ; 1                 ; 6       ;
; SRAM0_D[12]                                                                                                                                                                        ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_28                                                                                                            ; 1                 ; 6       ;
; SRAM0_D[13]                                                                                                                                                                        ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_29                                                                                                            ; 1                 ; 6       ;
; SRAM0_D[14]                                                                                                                                                                        ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_30                                                                                                            ; 1                 ; 6       ;
; SRAM0_D[15]                                                                                                                                                                        ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_31                                                                                                            ; 0                 ; 6       ;
; SRAM1_D[0]                                                                                                                                                                         ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_0                                                                                                             ; 0                 ; 6       ;
; SRAM1_D[1]                                                                                                                                                                         ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_1                                                                                                             ; 0                 ; 6       ;
; SRAM1_D[2]                                                                                                                                                                         ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_2                                                                                                             ; 1                 ; 6       ;
; SRAM1_D[3]                                                                                                                                                                         ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_3                                                                                                             ; 0                 ; 6       ;
; SRAM1_D[4]                                                                                                                                                                         ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_4                                                                                                             ; 0                 ; 6       ;
; SRAM1_D[5]                                                                                                                                                                         ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_5                                                                                                             ; 1                 ; 6       ;
; SRAM1_D[6]                                                                                                                                                                         ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_6                                                                                                             ; 1                 ; 6       ;
; SRAM1_D[7]                                                                                                                                                                         ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_7                                                                                                             ; 1                 ; 6       ;
; SRAM1_D[8]                                                                                                                                                                         ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_8                                                                                                             ; 0                 ; 6       ;
; SRAM1_D[9]                                                                                                                                                                         ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_9                                                                                                             ; 1                 ; 6       ;
; SRAM1_D[10]                                                                                                                                                                        ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_10                                                                                                            ; 0                 ; 6       ;
; SRAM1_D[11]                                                                                                                                                                        ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_11                                                                                                            ; 1                 ; 6       ;
; SRAM1_D[12]                                                                                                                                                                        ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_12                                                                                                            ; 0                 ; 6       ;
; SRAM1_D[13]                                                                                                                                                                        ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_13                                                                                                            ; 1                 ; 6       ;
; SRAM1_D[14]                                                                                                                                                                        ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_14                                                                                                            ; 0                 ; 6       ;
; SRAM1_D[15]                                                                                                                                                                        ;                   ;         ;
;      - Configurable_INTERCON_MEM:U_System_INTERCON_MEM|INST_m0_DAT_O_15                                                                                                            ; 1                 ; 6       ;
; JTAG_NEXUS_TCK                                                                                                                                                                     ;                   ;         ;
; JTAG_NEXUS_TMS                                                                                                                                                                     ;                   ;         ;
;      - TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|tapstate_nxt_x_0_                                                                   ; 0                 ; 6       ;
;      - TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|tapstate_nxt_x_1_                                                                   ; 0                 ; 6       ;
;      - TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|tapstate_nxt_x_2_                                                                   ; 0                 ; 6       ;
;      - TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|tapstate_nxt_x_3_                                                                   ; 0                 ; 6       ;
;      - TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_3__Z                   ; 0                 ; 6       ;
;      - TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_2__Z                   ; 0                 ; 6       ;
;      - TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_1__Z                   ; 0                 ; 6       ;
;      - TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_0__Z                   ; 0                 ; 6       ;
; CLK_BRD                                                                                                                                                                            ;                   ;         ;
; TEST_BUTTON                                                                                                                                                                        ;                   ;         ;
;      - PinSignal_U8_O                                                                                                                                                              ; 0                 ; 6       ;
;      - Configurable_MEM:U_System_MEM|State_state_read_ack_in~0                                                                                                                     ; 0                 ; 6       ;
; JTAG_NEXUS_TDI                                                                                                                                                                     ;                   ;         ;
;      - TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|ir_shift_process_sh_ireg_4_0_a2_x_3_  ; 0                 ; 6       ;
;      - TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|sh_reg_31__Z                          ; 0                 ; 6       ;
;      - TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|NexusReg_Shift_7__Z~feeder        ; 0                 ; 6       ;
;      - TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_31__Z~feeder        ; 0                 ; 6       ;
;      - TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_31__Z~feeder ; 0                 ; 6       ;
; SPI_DIN                                                                                                                                                                            ;                   ;         ;
;      - WB_SPI32:U_System_RTC_SubPart_Port|spi32:U_spi|rxdata[0]~feeder                                                                                                             ; 1                 ; 6       ;
;      - WB_SPI32:U_System_RTC_SubPart_Port|spi32:U_spi|shiftreg[0]~feeder                                                                                                           ; 1                 ; 6       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                  ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLK_BRD                                                                                                                                                               ; PIN_A14            ; 1786    ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; Configurable_INTERCON_IO:U_System_INTERCON_IO|s_or8:n2u|_~5                                                                                                           ; LCCOMB_X34_Y27_N20 ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Configurable_INTERCON_MEM:U_System_INTERCON_MEM|s_or8:n190|OUT                                                                                                        ; LCCOMB_X37_Y30_N20 ; 45      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Configurable_MEM:U_System_MEM|n3s~2                                                                                                                                   ; LCCOMB_X43_Y30_N22 ; 36      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; JTAG_NEXUS_TCK                                                                                                                                                        ; PIN_Y27            ; 350     ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; JTAG_NEXUS_TMS                                                                                                                                                        ; PIN_AE22           ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_AND2:AND2_componentB1|lpm_and:lpm_and_component|and_node[0][1]                                                  ; LCCOMB_X39_Y31_N22 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_AND2:AND2_componentB2|lpm_and:lpm_and_component|and_node[0][1]                                                  ; LCCOMB_X39_Y31_N4  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_AND2:AND2_componentB3|lpm_and:lpm_and_component|and_node[0][1]                                                  ; LCCOMB_X39_Y31_N10 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_AND2:AND2_componentB4|lpm_and:lpm_and_component|and_node[0][1]                                                  ; LCCOMB_X39_Y31_N20 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; PinSignal_U8_O                                                                                                                                                        ; LCCOMB_X43_Y30_N30 ; 144     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|INTENABLE_2_0_7__g0_i_o4                                                                                      ; LCCOMB_X52_Y24_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_2:RegisterAcknowledge|sh_reg_0_0_0__g0_i_o4_i                                   ; LCCOMB_X49_Y24_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_2:RegisterAcknowledge|up_reg_0_0_0__g2_i                                        ; LCCOMB_X50_Y24_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|sh_reg_1_0_0__g0_i_o4_i                                ; LCCOMB_X49_Y24_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_32:RegisterConfiguration|up_reg_1_0_4__g2_i                                     ; LCCOMB_X50_Y24_N30 ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|sh_reg_1_0_0__g0_i_o4_i                                      ; LCCOMB_X49_Y25_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8:control_register|up_reg_1_0_0__g2_i                                           ; LCCOMB_X50_Y25_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_1:RegisterReadFromInstrument|sh_reg_1_0_0__g0_i_o4_i                          ; LCCOMB_X49_Y24_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|sh_reg_1_0_0__g0_i_o4_i                         ; LCCOMB_X49_Y24_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_2:RegisterWriteFromInstrument|up_reg_1_0_0__g2_i                              ; LCCOMB_X50_Y24_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TERMINALCORE_DATAREG_INOUT_WR_8_3:RegisterStatus|sh_reg_1_0_0__g0_i_o4_i                                      ; LCCOMB_X49_Y24_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|reset_r                                                                       ; FF_X50_Y25_N21     ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|sh_ireg_1_0_0__g0_i_o4_i                                                      ; LCCOMB_X50_Y25_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|shiftdr_r                                                                     ; FF_X50_Y25_N31     ; 99      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|un19_tapstate_r                                                               ; LCCOMB_X50_Y25_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|un5_ins                                                                       ; LCCOMB_X49_Y25_N16 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|up_ireg_1_0_0__g2_i                                                           ; LCCOMB_X50_Y25_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TimeoutCounterlde                                                                                             ; LCCOMB_X52_Y27_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|WB_TXBUFFER_2_0_7__g0_i_o4_x                                                                                  ; LCCOMB_X52_Y25_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|un5_rst_i_x_i                                                                                                 ; LCCOMB_X52_Y27_N2  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|ResetCounterlde_x                                                                         ; LCCOMB_X32_Y29_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|un1_resetcounter                                                                          ; LCCOMB_X32_Y29_N20 ; 85      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|InterruptController:U_InterruptController|InterruptEnables_Reg_2_0_0_31__g0_0                                     ; LCCOMB_X26_Y25_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|InterruptController:U_InterruptController|InterruptModes_Reg_2_0_0_31__g0_0                                       ; LCCOMB_X28_Y25_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|CaptureFrom_IO_0                                                                    ; LCCOMB_X38_Y27_N16 ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|CaptureRegister_DMain_2_0_0_1_31__g0_i_o4                                           ; LCCOMB_X38_Y30_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|CaptureRegister_IMain_2_0_0_31__g0_0                                                ; LCCOMB_X37_Y26_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DBoot_STB_O                                                                         ; LCCOMB_X38_Y26_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|IBoot_STB_O                                                                         ; LCCOMB_X38_Y26_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|PipelineRegister_IMain_2_0_0_1_31__g0_i_o4                                          ; LCCOMB_X38_Y26_N8  ; 68      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|un4_reset_i_a2                                                                      ; LCCOMB_X38_Y26_N30 ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|PipeLineController:U_PipeLineController|un5_enableflushcount_i_0_0_i                                              ; LCCOMB_X35_Y29_N8  ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|RegisterFile:U_RegisterFile|Destination_WB_2_0_0_5__g2_0_5881_a2_5                                                ; LCCOMB_X33_Y29_N6  ; 51      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|RegisterFile:U_RegisterFile|Rs_Data_2_0_0_31__g2_0_6970_i_a7_i                                                    ; LCCOMB_X39_Y26_N14 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|RegisterFile:U_RegisterFile|Rt_Data_2_0_0_1_31__g0_i_o4                                                           ; LCCOMB_X37_Y22_N16 ; 272     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|RegisterFile:U_RegisterFile|Rt_Data_2_0_0_26__g2_0_7485_i_1                                                       ; LCCOMB_X29_Y22_N20 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|RegisterFile:U_RegisterFile|Rt_Index_Local_0_0_0_1_Z[5]                                                           ; LCCOMB_X36_Y27_N20 ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Registers_GP:U_Registers_GP|ram_1_reg_41                                                                          ; FF_X43_Y27_N23     ; 3       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Registers_SP:U_Registers_SP|CompareRegister_Enable_1_0_0_0_g0_i_o4                                                ; LCCOMB_X28_Y25_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Registers_SP:U_Registers_SP|DebugData_Value_2_0_0_1_31__g0_i_o4                                                   ; LCCOMB_X28_Y25_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Registers_SP:U_Registers_SP|ExceptionReturnRegister_2_0_0_1_31__g0_i_o4                                           ; LCCOMB_X29_Y25_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Registers_SP:U_Registers_SP|G_9246                                                                                ; LCCOMB_X28_Y25_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Registers_SP:U_Registers_SP|G_9248                                                                                ; LCCOMB_X28_Y25_N28 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Registers_SP:U_Registers_SP|IE_Current_1_0_0_0_g0_i_o4                                                            ; LCCOMB_X29_Y25_N0  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Registers_SP:U_Registers_SP|WishboneTimeOutRegister_1_0_0_0_g0_i_o4                                               ; LCCOMB_X26_Y26_N10 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Registers_SP:U_Registers_SP|un5_reset_i                                                                           ; LCCOMB_X27_Y22_N26 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_IsTrap_1_0_0_g2_0_860_a2_4                                                          ; LCCOMB_X33_Y29_N24 ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_MemAddress_2_0_0_0__g2_0_3775_a2_1                                                  ; LCCOMB_X36_Y29_N4  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_MemAddress_3                                                                        ; FF_X38_Y24_N7      ; 69      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_MemDataOut_2_0_0_0__g2_0_4318_i_2                                                   ; LCCOMB_X33_Y25_N24 ; 34      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_2_0_0_0__g2_0_5148_i_o4                                                      ; LCCOMB_X39_Y17_N22 ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_Result_2_0_0_1__g2_0_5168_i_1                                                       ; LCCOMB_X37_Y20_N20 ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_TakeBranch_1_0_0_g2_0_828_a2_1                                                      ; LCCOMB_X30_Y26_N30 ; 784     ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_ID_EX:U_Regs_ID_EX|Reg_PC_2_0_0_0__g2_0_2543_a2_4                                                            ; LCCOMB_X33_Y29_N26 ; 37      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_ID_EX:U_Regs_ID_EX|Reg_PC_PreCalc_2_0_0_1__g2_0_3000_o2                                                      ; LCCOMB_X36_Y27_N2  ; 29      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_ID_EX:U_Regs_ID_EX|Reg_VLWcst_2_0_0_13__g2_0_8676_i_0_0                                                      ; LCCOMB_X33_Y29_N0  ; 36      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_ID_EX:U_Regs_ID_EX|Reg_VLWcst_2_0_0_26__g2_0_8847_a2_4_0                                                     ; LCCOMB_X32_Y26_N24 ; 55      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_ID_EX:U_Regs_ID_EX|Reg_VLWcst_38                                                                             ; FF_X37_Y29_N11     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_IF_ID:U_Regs_IF_ID|Reg_PC_2_0_0_1_31__g0_i_o4                                                                ; LCCOMB_X36_Y28_N0  ; 163     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_MEM_WB:U_Regs_MEM_WB|Reg_Result_2_0_0_0__g2_0_1249_a2_7                                                      ; LCCOMB_X32_Y27_N12 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_2_0_0_1_31__g0_i_o4                                                                 ; LCCOMB_X32_Y28_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_2_0_0_5__g2_0_7741_i_0                                                              ; LCCOMB_X33_Y29_N22 ; 99      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|G_70_x                                                                                                        ; LCCOMB_X49_Y21_N0  ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|G_85_x                                                                                                        ; LCCOMB_X46_Y17_N16 ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|HI_Reg_0                                                                                                      ; LCCOMB_X42_Y22_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|InRegA_0                                                                                                      ; LCCOMB_X42_Y22_N4  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|LO_REG_0                                                                                                      ; LCCOMB_X42_Y22_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|LoopCounterlde_i_a2                                                                                           ; LCCOMB_X46_Y19_N16 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|PartialProduct_i_a2                                                                                           ; LCCOMB_X45_Y22_N18 ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|PartialProduct_i_a2_0_x                                                                                       ; LCCOMB_X45_Y22_N4  ; 38      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|QuotientReg_0_x[0]                                                                                            ; LCCOMB_X50_Y19_N22 ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|QuotientReg_i_a2                                                                                              ; LCCOMB_X45_Y22_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|RegA_Abs_i_a2                                                                                                 ; LCCOMB_X45_Y22_N28 ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|RegB_Abs_i_a2_x                                                                                               ; LCCOMB_X41_Y22_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|Reg_DoDivide_1_i_a2_0_a2_x                                                                                    ; LCCOMB_X41_Y19_N12 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|RemainderReg_0_sqmuxa_1                                                                                       ; LCCOMB_X50_Y19_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|State_1__Z                                                                                                    ; FF_X45_Y16_N7      ; 66      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|State_2__Z                                                                                                    ; FF_X45_Y22_N25     ; 72      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|State_5__Z                                                                                                    ; FF_X45_Y22_N13     ; 40      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|UnsignedMultResult_0_o2_x                                                                                     ; LCCOMB_X45_Y22_N20 ; 65      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|WorkingReg_11_sn_m2                                                                                           ; LCCOMB_X46_Y17_N14 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|WorkingReg_i                                                                                                  ; LCCOMB_X45_Y21_N22 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|un1_reg_signb                                                                                                 ; LCCOMB_X41_Y19_N26 ; 31      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|RegOut_6_0_o2[7]            ; LCCOMB_X28_Y27_N20 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlRegister:tsk3000_ControlRegister|un1_enable_i                ; LCCOMB_X45_Y25_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlReset_i_x                                                    ; LCCOMB_X29_Y27_N18 ; 14      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|ControlReset_x                                                      ; LCCOMB_X29_Y27_N8  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|NexusReg_Shift_scalar        ; LCCOMB_X29_Y28_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|DataRegister:tsk3000_DebugDataRegister|RegOut                       ; LCCOMB_X29_Y28_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|NexusReg_Shift_scalar ; LCCOMB_X29_Y28_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|SubstituteRegister:tsk3000_SubstituteRegister|RegOut                ; LCCOMB_X29_Y28_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|G_9_0_a2                        ; LCCOMB_X46_Y25_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_2__Z             ; FF_X46_Y25_N13     ; 87      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|un12_tdo_0_a2                   ; LCCOMB_X45_Y25_N24 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|un13_tapstate_r_0_a2            ; LCCOMB_X45_Y25_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|un2_clockdr_0_a2                ; LCCOMB_X46_Y25_N24 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|un3_tdoenable_0_a2              ; LCCOMB_X46_Y25_N30 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z                    ; FF_X45_Y25_N31     ; 70      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z                ; FF_X45_Y25_N17     ; 75      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugSignalController:TSK3000_DebugSignalController|DebugDataReg_Write_Z                        ; FF_X29_Y28_N7      ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; WB_SPI32:U_System_RTC_SubPart_Port|spi32:U_spi|N_357_i_0_g0_0_x                                                                                                       ; LCCOMB_X49_Y30_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; WB_SPI32:U_System_RTC_SubPart_Port|spi32:U_spi|SPI_CLK_0_0_g0_i_o4_x                                                                                                  ; LCCOMB_X49_Y30_N20 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; WB_SPI32:U_System_RTC_SubPart_Port|spi32:U_spi|SPI_DOUT_0_0_g2                                                                                                        ; LCCOMB_X49_Y30_N10 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; WB_SPI32:U_System_RTC_SubPart_Port|spi32:U_spi|bitcount_1_0_5__g0_i_o4                                                                                                ; LCCOMB_X49_Y30_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; WB_SPI32:U_System_RTC_SubPart_Port|spi32:U_spi|clkdiv_2_0_9__g0_i_o4                                                                                                  ; LCCOMB_X44_Y27_N4  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; WB_SPI32:U_System_RTC_SubPart_Port|spi32:U_spi|ctrl_1_0_0__g0_0_x                                                                                                     ; LCCOMB_X45_Y30_N0  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; WB_SPI32:U_System_RTC_SubPart_Port|spi32:U_spi|dat_o76_1_x                                                                                                            ; LCCOMB_X48_Y28_N2  ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; WB_SPI32:U_System_RTC_SubPart_Port|spi32:U_spi|gpo_1_0_0__g2_i                                                                                                        ; LCCOMB_X48_Y27_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; WB_SPI32:U_System_RTC_SubPart_Port|spi32:U_spi|rxdata_1_0_31__g0_i_o4                                                                                                 ; LCCOMB_X49_Y30_N8  ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; WB_SPI32:U_System_RTC_SubPart_Port|spi32:U_spi|shiftreg_2_0_31__g0_i_o4_x                                                                                             ; LCCOMB_X49_Y30_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; WB_SPI32:U_System_RTC_SubPart_Port|spi32:U_spi|stat_2_0_0__g0_i_o4_x                                                                                                  ; LCCOMB_X46_Y30_N18 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; WB_SPI32:U_System_RTC_SubPart_Port|spi32:U_spi|state[3]                                                                                                               ; FF_X49_Y30_N7      ; 38      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; WB_SPI32:U_System_RTC_SubPart_Port|spi32:U_spi|state_i[5]                                                                                                             ; FF_X46_Y30_N9      ; 41      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; WB_SPI32:U_System_RTC_SubPart_Port|spi32:U_spi|txdata_2_0_31__g0_i_o4                                                                                                 ; LCCOMB_X48_Y27_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; WB_SPI32:U_System_RTC_SubPart_Port|spi32:U_spi|un4_stat                                                                                                               ; LCCOMB_X45_Y29_N4  ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                      ;
+----------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name           ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK_BRD        ; PIN_A14  ; 1786    ; 192                                  ; Global Clock         ; GCLK14           ; --                        ;
; JTAG_NEXUS_TCK ; PIN_Y27  ; 350     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+----------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                      ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_TakeBranch_1_0_0_g2_0_828_a2_1                                          ; 784     ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|RegisterFile:U_RegisterFile|Rt_Data_2_0_0_1_31__g0_i_o4                                               ; 272     ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_IF_ID:U_Regs_IF_ID|Reg_PC_2_0_0_1_31__g0_i_o4                                                    ; 163     ;
; PinSignal_U8_O                                                                                                                                            ; 144     ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|RegisterFile:U_RegisterFile|Rt_Index_Local_0_0_0_0                                                    ; 133     ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|PipeStage_Execute:U_Execute|ShiftAmountMux:U_ShiftAmountMux|ShiftAmount_0_0_0_1_x_1                   ; 127     ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_PC:ProgramCounter|Reg_PC_2_0_0_5__g2_0_7741_i_0                                                  ; 99      ;
; TERMINAL:U_System_SOFT_TERMINAL|TERMINALCORE:U_terminal|TERMINALCORE_TAPCONTROLLER:TAP1|shiftdr_r                                                         ; 99      ;
; ~GND                                                                                                                                                      ; 96      ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|Reg_NegateResult_Z                                                                                ; 94      ;
; TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|tapstate_r_i_0_2__Z ; 87      ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|un1_resetcounter                                                              ; 85      ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|PipeStage_Execute:U_Execute|ShiftAmountMux:U_ShiftAmountMux|ShiftAmount_0_0_0_1_x_2                   ; 77      ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|DataHazardResolverA:U_DataHazardResolverA|regb_usedatafromma2_NE                                      ; 76      ;
; TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_i_0_0__Z    ; 75      ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|State_2__Z                                                                                        ; 72      ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|PipeStage_Execute:U_Execute|ShiftAmountMux:U_ShiftAmountMux|ShiftAmount_0_0_0_1_x_3                   ; 72      ;
; TSK3000A_OCDS:U_System_MCU_SubPart_OCDS|JtagDebugUnit:U_JtagDebugUnit|DebugPort:TSK3000_DebugPort|TapController:tsk3000_TapController|up_ireg_1__Z        ; 70      ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_MemAddress_2                                                            ; 70      ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|RegisterFile:U_RegisterFile|Rt_Index_Local_0_0_0_1                                                    ; 69      ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_MemAddress_3                                                            ; 69      ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|PipelineRegister_IMain_2_0_0_1_31__g0_i_o4                              ; 68      ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|PipeStage_Execute:U_Execute|ShiftAmountMux:U_ShiftAmountMux|ShiftAmount_0_0_0_1_x_0                   ; 67      ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|State_1__Z                                                                                        ; 66      ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|State_4__Z                                                                                        ; 66      ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|UnsignedMultResult_0_o2_x                                                                         ; 65      ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|IMem_Segment_Reg_1                                                      ; 65      ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|InRegA_0                                                                                          ; 64      ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|WorkingReg_i                                                                                      ; 64      ;
; WB_SPI32:U_System_RTC_SubPart_Port|spi32:U_spi|ctrl[5]                                                                                                    ; 59      ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|un1_reg_signa                                                                                     ; 58      ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|PipeLineController:U_PipeLineController|DebugState_7                                                  ; 56      ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_ID_EX:U_Regs_ID_EX|Reg_VLWcst_2_0_0_26__g2_0_8847_a2_4_0                                         ; 55      ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|PipeLineController:U_PipeLineController|DebugState_6                                                  ; 55      ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|InterruptController:U_InterruptController|O_Interrupt_i_o2                                            ; 52      ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|InputSynchronizer:U_InputSynchronizer|un1_resetcounter_4                                                            ; 52      ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|RegisterFile:U_RegisterFile|Destination_WB_2_0_0_5__g2_0_5881_a2_5                                    ; 51      ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|RegisterFile:U_RegisterFile|DoRegWrite_WB_1_0_0_g2_0_814_a2_3                                         ; 51      ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_ID_EX:U_Regs_ID_EX|Reg_IR_15                                                                     ; 50      ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Regs_EX_MEM:U_Regs_EX_MEM|Reg_MemAddress_4                                                            ; 50      ;
; Configurable_INTERCON_MEM:U_System_INTERCON_MEM|s_or8:n190|OUT                                                                                            ; 45      ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|IMem_DataOut_3_0_0_30                                                   ; 45      ;
; Configurable_INTERCON_IO:U_System_INTERCON_IO|s_or8:n2u|_~5                                                                                               ; 43      ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|DataHazardResolverA:U_DataHazardResolverA|ResolvedA_sn_m2                                             ; 42      ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|DataHazardResolverA:U_DataHazardResolverA|regb_usedatafromal2_NE                                      ; 41      ;
; WB_SPI32:U_System_RTC_SubPart_Port|spi32:U_spi|state_i[5]                                                                                                 ; 41      ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|State_5__Z                                                                                        ; 40      ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_1                                                      ; 40      ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|MemoryManager:U_MemoryManager|DMem_Segment_Reg_0                                                      ; 40      ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|PipeLineController:U_PipeLineController|DebugState_9                                                  ; 40      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                       ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                                                                                                       ; Location                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+
; Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_u1:Memory_MCU_u1_component|altsyncram:altsyncram_component|altsyncram_ghg2:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; p:/hardware/elektronik-module_und_bausätze/altium nanoboard 3000/pcf2123_rtc/projectoutputs/nb3000al_02/Memory_MCU_u1.mif ; M9K_X58_Y25_N0, M9K_X40_Y24_N0, M9K_X40_Y28_N0, M9K_X40_Y22_N0, M9K_X40_Y32_N0, M9K_X58_Y26_N0, M9K_X24_Y23_N0, M9K_X24_Y30_N0 ;
; Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_u2:Memory_MCU_u2_component|altsyncram:altsyncram_component|altsyncram_hhg2:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; p:/hardware/elektronik-module_und_bausätze/altium nanoboard 3000/pcf2123_rtc/projectoutputs/nb3000al_02/Memory_MCU_u2.mif ; M9K_X40_Y20_N0, M9K_X24_Y27_N0, M9K_X58_Y23_N0, M9K_X58_Y30_N0, M9K_X24_Y28_N0, M9K_X24_Y25_N0, M9K_X24_Y26_N0, M9K_X24_Y21_N0 ;
; Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_u3:Memory_MCU_u3_component|altsyncram:altsyncram_component|altsyncram_ihg2:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; p:/hardware/elektronik-module_und_bausätze/altium nanoboard 3000/pcf2123_rtc/projectoutputs/nb3000al_02/Memory_MCU_u3.mif ; M9K_X58_Y27_N0, M9K_X58_Y29_N0, M9K_X24_Y22_N0, M9K_X58_Y21_N0, M9K_X24_Y24_N0, M9K_X24_Y29_N0, M9K_X40_Y21_N0, M9K_X58_Y22_N0 ;
; Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_u4:Memory_MCU_u4_component|altsyncram:altsyncram_component|altsyncram_jhg2:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; p:/hardware/elektronik-module_und_bausätze/altium nanoboard 3000/pcf2123_rtc/projectoutputs/nb3000al_02/Memory_MCU_u4.mif ; M9K_X40_Y27_N0, M9K_X40_Y30_N0, M9K_X40_Y31_N0, M9K_X58_Y28_N0, M9K_X40_Y23_N0, M9K_X40_Y29_N0, M9K_X58_Y24_N0, M9K_X58_Y31_N0 ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Registers_GP:U_Registers_GP|altsyncram:ram_1|altsyncram_j5g1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                                                                                                                      ; M9K_X40_Y25_N0                                                                                                                 ;
; TSK3000A_MCU:U_System_MCU_SubPart_MCU|MCU_Top:U_MCU|Registers_GP:U_Registers_GP|altsyncram:ram|altsyncram_j5g1:auto_generated|ALTSYNCRAM                   ; AUTO ; Simple Dual Port ; Dual Clocks ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                                                                                                                      ; M9K_X40_Y26_N0                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |PCF2123_RTC|Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_u1:Memory_MCU_u1_component|altsyncram:altsyncram_component|altsyncram_ghg2:auto_generated|ALTSYNCRAM ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |PCF2123_RTC|Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_u4:Memory_MCU_u4_component|altsyncram:altsyncram_component|altsyncram_jhg2:auto_generated|ALTSYNCRAM ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |PCF2123_RTC|Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_u3:Memory_MCU_u3_component|altsyncram:altsyncram_component|altsyncram_ihg2:auto_generated|ALTSYNCRAM ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |PCF2123_RTC|Memory_MCU:U_System_MCU_SubPart_BootMemory|Memory_MCU_u2:Memory_MCU_u2_component|altsyncram:altsyncram_component|altsyncram_hhg2:auto_generated|ALTSYNCRAM ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 252               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 126               ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 126               ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 252               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                        ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|altmult_add:RegA_Abs_0_muladd_0_31_28__Z|mult_add_rhr3:auto_generated|ded_mult_a851:ded_mult1|ded_mult_cnb1:left_mult|mac_out3      ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|altmult_add:RegA_Abs_0_muladd_0_31_28__Z|mult_add_rhr3:auto_generated|ded_mult_a851:ded_mult1|ded_mult_cnb1:left_mult|mac_mult2  ;                            ; DSPMULT_X47_Y20_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|altmult_add:RegA_Abs_0_muladd_0_31_28__Z|mult_add_rhr3:auto_generated|ded_mult_a851:ded_mult1|ded_mult_gnb1:right_mult|mac_out5     ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TSK3000A_MDU:U_System_MCU_SubPart_MDU|MultDiv:U_MultDiv|altmult_add:RegA_Abs_0_muladd_0_31_28__Z|mult_add_rhr3:auto_generated|ded_mult_a851:ded_mult1|ded_mult_gnb1:right_mult|mac_mult4 ;                            ; DSPMULT_X47_Y21_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 8,723 / 116,715 ( 7 % ) ;
; C16 interconnects          ; 176 / 3,886 ( 5 % )     ;
; C4 interconnects           ; 5,254 / 73,752 ( 7 % )  ;
; Direct links               ; 818 / 116,715 ( < 1 % ) ;
; Global clocks              ; 2 / 20 ( 10 % )         ;
; Local interconnects        ; 2,307 / 39,600 ( 6 % )  ;
; R24 interconnects          ; 249 / 3,777 ( 7 % )     ;
; R4 interconnects           ; 6,090 / 99,858 ( 6 % )  ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.86) ; Number of LABs  (Total = 337) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 13                            ;
; 2                                           ; 1                             ;
; 3                                           ; 5                             ;
; 4                                           ; 8                             ;
; 5                                           ; 5                             ;
; 6                                           ; 1                             ;
; 7                                           ; 2                             ;
; 8                                           ; 0                             ;
; 9                                           ; 4                             ;
; 10                                          ; 5                             ;
; 11                                          ; 8                             ;
; 12                                          ; 12                            ;
; 13                                          ; 16                            ;
; 14                                          ; 22                            ;
; 15                                          ; 31                            ;
; 16                                          ; 204                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.39) ; Number of LABs  (Total = 337) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 1                             ;
; 1 Clock                            ; 277                           ;
; 1 Clock enable                     ; 175                           ;
; 1 Sync. clear                      ; 195                           ;
; 1 Sync. load                       ; 92                            ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 59                            ;
; 2 Clocks                           ; 6                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.48) ; Number of LABs  (Total = 337) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 9                             ;
; 2                                            ; 5                             ;
; 3                                            ; 2                             ;
; 4                                            ; 6                             ;
; 5                                            ; 2                             ;
; 6                                            ; 4                             ;
; 7                                            ; 2                             ;
; 8                                            ; 0                             ;
; 9                                            ; 6                             ;
; 10                                           ; 3                             ;
; 11                                           ; 1                             ;
; 12                                           ; 2                             ;
; 13                                           ; 4                             ;
; 14                                           ; 4                             ;
; 15                                           ; 13                            ;
; 16                                           ; 40                            ;
; 17                                           ; 28                            ;
; 18                                           ; 12                            ;
; 19                                           ; 18                            ;
; 20                                           ; 24                            ;
; 21                                           ; 25                            ;
; 22                                           ; 16                            ;
; 23                                           ; 23                            ;
; 24                                           ; 15                            ;
; 25                                           ; 9                             ;
; 26                                           ; 7                             ;
; 27                                           ; 3                             ;
; 28                                           ; 8                             ;
; 29                                           ; 2                             ;
; 30                                           ; 8                             ;
; 31                                           ; 4                             ;
; 32                                           ; 31                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.08) ; Number of LABs  (Total = 337) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 1                             ;
; 1                                                ; 23                            ;
; 2                                                ; 11                            ;
; 3                                                ; 14                            ;
; 4                                                ; 18                            ;
; 5                                                ; 16                            ;
; 6                                                ; 20                            ;
; 7                                                ; 23                            ;
; 8                                                ; 19                            ;
; 9                                                ; 25                            ;
; 10                                               ; 22                            ;
; 11                                               ; 20                            ;
; 12                                               ; 15                            ;
; 13                                               ; 10                            ;
; 14                                               ; 13                            ;
; 15                                               ; 19                            ;
; 16                                               ; 45                            ;
; 17                                               ; 6                             ;
; 18                                               ; 1                             ;
; 19                                               ; 0                             ;
; 20                                               ; 1                             ;
; 21                                               ; 0                             ;
; 22                                               ; 1                             ;
; 23                                               ; 1                             ;
; 24                                               ; 1                             ;
; 25                                               ; 2                             ;
; 26                                               ; 0                             ;
; 27                                               ; 2                             ;
; 28                                               ; 0                             ;
; 29                                               ; 0                             ;
; 30                                               ; 2                             ;
; 31                                               ; 1                             ;
; 32                                               ; 5                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 21.68) ; Number of LABs  (Total = 337) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 6                             ;
; 3                                            ; 6                             ;
; 4                                            ; 10                            ;
; 5                                            ; 6                             ;
; 6                                            ; 8                             ;
; 7                                            ; 5                             ;
; 8                                            ; 7                             ;
; 9                                            ; 6                             ;
; 10                                           ; 2                             ;
; 11                                           ; 5                             ;
; 12                                           ; 7                             ;
; 13                                           ; 5                             ;
; 14                                           ; 4                             ;
; 15                                           ; 4                             ;
; 16                                           ; 10                            ;
; 17                                           ; 4                             ;
; 18                                           ; 9                             ;
; 19                                           ; 11                            ;
; 20                                           ; 9                             ;
; 21                                           ; 22                            ;
; 22                                           ; 13                            ;
; 23                                           ; 13                            ;
; 24                                           ; 12                            ;
; 25                                           ; 4                             ;
; 26                                           ; 15                            ;
; 27                                           ; 12                            ;
; 28                                           ; 14                            ;
; 29                                           ; 11                            ;
; 30                                           ; 15                            ;
; 31                                           ; 19                            ;
; 32                                           ; 31                            ;
; 33                                           ; 24                            ;
; 34                                           ; 1                             ;
; 35                                           ; 3                             ;
; 36                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 89        ; 0            ; 89        ; 0            ; 0            ; 89        ; 89        ; 0            ; 89        ; 89        ; 0            ; 83           ; 0            ; 0            ; 38           ; 0            ; 83           ; 38           ; 0            ; 0            ; 0            ; 83           ; 0            ; 0            ; 0            ; 0            ; 0            ; 89        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 89           ; 0         ; 89           ; 89           ; 0         ; 0         ; 89           ; 0         ; 0         ; 89           ; 6            ; 89           ; 89           ; 51           ; 89           ; 6            ; 51           ; 89           ; 89           ; 89           ; 6            ; 89           ; 89           ; 89           ; 89           ; 89           ; 0         ; 89           ; 89           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; JTAG_NEXUS_TDO     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_DOUT           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_MODE           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_SEL            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_A[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_A[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_A[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_A[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_A[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_A[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_A[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_A[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_A[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_A[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_A[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_A[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_A[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_A[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_A[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_A[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_A[16]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_A[17]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_E            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_LB           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_OE           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_UB           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_W            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_A[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_A[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_A[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_A[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_A[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_A[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_A[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_A[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_A[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_A[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_A[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_A[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_A[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_A[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_A[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_A[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_A[16]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_A[17]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_E            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_LB           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_OE           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_UB           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_W            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_D[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_D[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_D[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_D[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_D[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_D[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_D[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_D[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_D[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_D[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_D[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_D[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_D[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_D[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_D[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM0_D[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_D[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_D[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_D[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_D[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_D[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_D[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_D[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_D[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_D[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_D[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_D[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_D[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_D[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_D[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_D[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM1_D[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; JTAG_NEXUS_TCK     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; JTAG_NEXUS_TMS     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK_BRD            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TEST_BUTTON        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; JTAG_NEXUS_TDI     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_DIN            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Error detection CRC                          ; Off                      ;
; Enable Open Drain on CRC Error pin           ; Off                      ;
; Configuration Voltage Level                  ; Auto                     ;
; Force Configuration Voltage Level            ; Off                      ;
; nCEO                                         ; Unreserved               ;
; Data[0]                                      ; As input tri-stated      ;
; Data[1]/ASDO                                 ; As input tri-stated      ;
; Data[7..2]                                   ; Unreserved               ;
; FLASH_nCE/nCSO                               ; As input tri-stated      ;
; Other Active Parallel pins                   ; Unreserved               ;
; DCLK                                         ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 85 °C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLK_BRD         ; CLK_BRD              ; 0.353574          ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+--------------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                        ;
+------------------------------------------------------------------+-------------------------------------------+
; Name                                                             ; Value                                     ;
+------------------------------------------------------------------+-------------------------------------------+
; Mid Wire Use - Fit Attempt 1                                     ; 8                                         ;
; Mid Slack - Fit Attempt 1                                        ; -4956                                     ;
; Internal Atom Count - Fit Attempt 1                              ; 6083                                      ;
; LE/ALM Count - Fit Attempt 1                                     ; 4562                                      ;
; LAB Count - Fit Attempt 1                                        ; 321                                       ;
; Outputs per Lab - Fit Attempt 1                                  ; 10.346                                    ;
; Inputs per LAB - Fit Attempt 1                                   ; 20.850                                    ;
; Global Inputs per LAB - Fit Attempt 1                            ; 0.931                                     ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:219;1:102                               ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:65;1:39;2:115;3:84;4:18                 ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:65;1:39;2:115;3:84;4:18                 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:321                                     ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:52;1:239;2:30                           ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:86;1:232;2:3                            ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:65;1:47;2:143;3:66                      ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:52;1:172;2:97                           ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:52;1:266;2:3                            ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:74;1:247                                ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:204;1:117                               ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:287;1:34                                ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1      ; 0:1;1:165;2:85;3:29;4:16;5:9;6:11;7:3;8:2 ;
; LEs in Chains - Fit Attempt 1                                    ; 727                                       ;
; LEs in Long Chains - Fit Attempt 1                               ; 496                                       ;
; LABs with Chains - Fit Attempt 1                                 ; 52                                        ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 1                                         ;
; Time - Fit Attempt 1                                             ; 7                                         ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 0.296                                     ;
+------------------------------------------------------------------+-------------------------------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Early Wire Use - Fit Attempt 1      ; 4      ;
; Early Slack - Fit Attempt 1         ; -7950  ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Mid Wire Use - Fit Attempt 1        ; 6      ;
; Mid Slack - Fit Attempt 1           ; -2075  ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Mid Wire Use - Fit Attempt 1        ; 6      ;
; Mid Slack - Fit Attempt 1           ; -1306  ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Late Wire Use - Fit Attempt 1       ; 7      ;
; Late Slack - Fit Attempt 1          ; -1306  ;
; Peak Regional Wire - Fit Attempt 1  ; 38.145 ;
; Time - Fit Attempt 1                ; 34     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 4.399  ;
+-------------------------------------+--------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Early Slack - Fit Attempt 1         ; -164        ;
; Early Wire Use - Fit Attempt 1      ; 6           ;
; Peak Regional Wire - Fit Attempt 1  ; 36          ;
; Mid Slack - Fit Attempt 1           ; -773        ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Wire Use - Fit Attempt 1       ; 7           ;
; Time - Fit Attempt 1                ; 22          ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 5.632       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Copyright (C) 1991-2009 Altera Corporation. All rights reserved.
    Info: Your use of Altera Corporation's design tools, logic functions 
    Info: and other software and tools, and its AMPP partner logic 
    Info: functions, and any output files from any of the foregoing 
    Info: (including device programming or simulation files), and any 
    Info: associated documentation or information are expressly subject 
    Info: to the terms and conditions of the Altera Program License 
    Info: Subscription Agreement, Altera MegaCore Function License 
    Info: Agreement, or other applicable license agreement, including, 
    Info: without limitation, that your use is for the sole purpose of 
    Info: programming logic devices manufactured by Altera and sold by 
    Info: Altera or its authorized distributors.  Please refer to the 
    Info: applicable agreement for further details.
    Info: Processing started: Thu Mar 07 22:19:47 2013
Info: Command: quartus_fit PCF2123_RTC
Info: Selected device EP3C40F780C8 for design "PCF2123_RTC"
Info: high junction temperature operating condition is not set. Assuming a default value of '85'.
Info: low junction temperature operating condition is not set. Assuming a default value of '0'.
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is not available with your current license
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP3C55F780C8 is compatible
    Info: Device EP3C80F780C8 is compatible
    Info: Device EP3C120F780C8 is compatible
Info: Fitter converted 4 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info: Pin ~ALTERA_DCLK~ is reserved at location P3
    Info: Pin ~ALTERA_DATA0~ is reserved at location N7
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter is using the TimeQuest Timing Analyzer
Info: Reading SDC File: 'PCF2123_RTC_sta.SDC'
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From CLK_BRD (Rise) to CLK_BRD (Rise) (setup and hold)
    Critical Warning: From CLK_BRD (Fall) to CLK_BRD (Rise) (setup and hold)
    Critical Warning: From JTAG_NEXUS_TCK (Rise) to CLK_BRD (Rise) (setup and hold)
    Critical Warning: From JTAG_NEXUS_TCK (Fall) to CLK_BRD (Rise) (setup and hold)
    Critical Warning: From CLK_BRD (Rise) to CLK_BRD (Fall) (setup and hold)
    Critical Warning: From JTAG_NEXUS_TCK (Rise) to CLK_BRD (Fall) (setup and hold)
    Critical Warning: From CLK_BRD (Rise) to JTAG_NEXUS_TCK (Rise) (setup and hold)
    Critical Warning: From JTAG_NEXUS_TCK (Rise) to JTAG_NEXUS_TCK (Rise) (setup and hold)
    Critical Warning: From JTAG_NEXUS_TCK (Fall) to JTAG_NEXUS_TCK (Rise) (setup and hold)
    Critical Warning: From JTAG_NEXUS_TCK (Rise) to JTAG_NEXUS_TCK (Fall) (setup and hold)
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 2 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:   20.000      CLK_BRD
    Info: 1000.000 JTAG_NEXUS_TCK
Info: Promoted node CLK_BRD~input (placed in PIN A14 (CLK10, DIFFCLK_4n))
    Info: Promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info: Promoted node JTAG_NEXUS_TCK~input (placed in PIN Y27 (CLK6, DIFFCLK_3p))
    Info: Promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Fitter preparation operations ending: elapsed time is 00:00:03
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:07
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:34
Info: Fitter routing operations beginning
Info: Average interconnect usage is 5% of the available device resources
    Info: Peak interconnect usage is 36% of the available device resources in the region that extends from location X34_Y22 to location X44_Y32
Info: Fitter routing operations ending: elapsed time is 00:00:22
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: Configurable_MEM:U_System_MEM|n3s~2 (inverted)
        Info: Type bi-directional pin SRAM0_D[3] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM0_D[7] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM0_D[11] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM0_D[15] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM1_D[3] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM1_D[7] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM1_D[11] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM1_D[15] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM0_D[2] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM0_D[6] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM0_D[10] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM0_D[14] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM1_D[2] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM1_D[6] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM1_D[10] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM1_D[14] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM0_D[1] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM0_D[5] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM0_D[9] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM0_D[13] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM1_D[1] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM1_D[5] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM1_D[9] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM1_D[13] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM0_D[0] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM0_D[4] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM0_D[8] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM0_D[12] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM1_D[0] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM1_D[4] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM1_D[8] uses the 2.5 V I/O standard
        Info: Type bi-directional pin SRAM1_D[12] uses the 2.5 V I/O standard
Info: Quartus II Fitter was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 379 megabytes
    Info: Processing ended: Thu Mar 07 22:21:03 2013
    Info: Elapsed time: 00:01:16
    Info: Total CPU time (on all processors): 00:01:12


