

# PLD-Einsteiger-Set Teil 3

Schaltung, Aufbau und Inbetriebnahme eines PLD-Entwicklungsboards zur komfortablen Programmierung von PLDs beschreibt der vorliegende abschließende Teil dieser Artikelserie.

## Der ispLSI 1016-Baustein

Abbildung 13 zeigt die Anschlußbelegung der PLCC-Ausführung der ispLSI1016 bzw. ispLSI2032-Bausteine, die auch in anderen Gehäusevarianten erhältlich sind. Bezüglich des Anschlusses unterscheiden sich der 1016 und 2032 lediglich an Pin 2 und Pin 36. Pin 2 wird beim

1016 als universeller Eingang (IN 3) verwendet, während der 2032 diesen Pin als General Output Enable (GOE0) nutzt.

Während der Programmierphase nutzen der 1016 und 2032 Pin 36 als Mode-Eingang. Im Betrieb verwendet der 1016 diesen Pin als einen zusätzlichen Eingang (IN 2).

Die PLD-Serie von Lattice gibt es in 2 Ausführungen. Die ispLSI-Bausteine sind

über einen 5-Draht-Bus auch in der Schaltung programmierbar, während die pLSI-Serie nur mit einem speziellen Programmiergerät bearbeitet werden kann. Die in Abbildung 13 mit \* gekennzeichneten Anschlußpins 13, 14, 24, 33 und 36 dienen bei der ispLSI-Serie zur Programmierung im Zielsystem.

Für das hier vorgestellte PLD-Einsteiger-Set ist ein 44poliger PLCC-Sockel vorgesehen, dessen lötlseitige Anschlußbelegung Abbildung 14 zeigt.




Bild 13: Anschlußbelegung der PLCC-Ausführung des ispLSI1016- bzw. ispLSI2032-Bausteins.




Bild 14 : Lötseitige Anschlußbelegung des 44poligen PLCC-Sockels

## Schaltung

In Abbildung 15 ist das komplette Schaltbild des PLD-Entwicklungssystems dargestellt. Hauptbestandteil der Schaltung ist IC 4 vom Typ ipsLSI 1016 (80 MHz-Ausführung), für den sich auch der pin-kompatible Baustein vom Typ ispLSI2032 einsetzen läßt.

Die Ausgangstreiber von I/O 0 bis I/O 31 können bei der Verwendung als Ausgang jeweils einen maximalen Treiberstrom von 8 mA liefern. Daher können an die Anschlüsse I/O 8 bis I/O 32 die 8 Segmente (7 Segmente + Punkt) von DI 1 bis DI 3 über die Strombegrenzungswiderstände R 12 bis R 39 direkt angeschlossen werden.

Die I/O-Anschlüsse 00 bis 03 sind direkt mit 4 DIP-Schaltern von DIP 1 verbunden




Bild 15: Schaltbild des PLD-Entwicklungssystems

und werden somit als Eingang genutzt. I/O 0 und I/O 01 sind zusätzlich mit den Tastern TA 1 und TA 2 verbunden, um somit auf dem Board Tasterfunktionen für verschiedene Zählaufgaben realisieren zu können. Die Pull-up-Widerstände für die Taster bzw. Schalter lassen sich softwaremäßig im PLD-Baustein realisieren.

Sämtliche I/O-, IN- und Y-Anschlüsse des PLDs und die Versorgungsspannung sind zusätzlich auf den 40poligen Pfostensteckverbinder ST 1 geführt, so daß damit auch die Möglichkeit besteht, den PLD-Baustein in eine beliebige Applikation einzufügen.

Um eine Beeinflussung der Ein- und Ausgaben zu vermeiden, sollten für diesen Einsatzfall die 7-Segment-Anzeigen, der 8fach-DIP-Schalter sowie der Jumper JP 1 entfernt werden.

Die Belegung der 36poligen Centronicsbuchse ist so gewählt, daß sich die Schaltung direkt über ein Standard-Drucker-kabel an die Parallelschnittstelle eines PCs anschließen läßt. Die Datenleitungen D 0, D 1, D 2 und D 4 sind über die Treiber von IC 1 A direkt mit den Anschlußpins 14 (SDI), 33 (SCLK), 36 (MODE) und 35 (RESET) verbunden, zur direkten Programmierung des IC 4 vom PC aus.

Während der Programmierung führt D 3 Low-Pegel, womit die Treiber von IC 1 A und IC 3 C über die Inverter IC 2 D und IC 2 B freigegeben sind. Nach Abschluß der Programmierung durch den PC oder auch einen angeschlossenen Mikrocontroller führt D 3 wiederum High-Pegel, woraufhin die Ausgänge der Treiber von IC 1 A und IC 3 C sperren und die Treiberausgänge von IC 1 B und IC 3 D freigegeben sind, um die Eingangsfunktionen von In 0, In 1, In 2, Y 1 und Y 2 nutzen zu können.

Der mit IC 2 A und IC 2 F und Zusatzbeschaltung aufgebaute Quarzoszillator liefert die Taktfrequenz von 455 kHz für den programmierbaren Logikbaustein.

Zur Spannungsversorgung wird ein 12V-Steckernetzteil mit einer Mindestbelastbarkeit von 300 mA benötigt. Die über die Klinkenbuchse BU 2 zugeführte Versorgungsspannung gelangt über die Verpolungsschutzdiode D 6 zum Spannungsregler IC 6 des Typs 7805, der daraus eine stabile Gleichspannung von +5 V generiert. C 3 bis C 6 dienen der Pufferung und Schwingneigungsunterdrückung.

Abbildung 16 zeigt die Anschlußweise des PLD-Entwicklungs-kits mit Hilfe eines Standard-PC-Drucker-kabels an einen IBM-kompatiblen PC.

Für die Einarbeitung in die PLD-Programmierung leistet die in Abbildung 15 gezeigte Schaltung gute Dienste, da Schalter und Taster für die Eingaben sowie Leuchtdioden und 7-Segment-Anzeigen für die Ausgaben bereits vorgesehen sind.




Bild 16: Anschlußweise des PLD-Entwicklungs-kits an einen IBM-kompatiblen PC




Bild 17: Minimalbeschaltung für die Programmierung im System





Bild 18: Minimalbeschaltung des ispLSI1016 (2032), wenn auf die Programmierung im System verzichtet wird.



**Bild 19: Beschaltung bei der Verwendung der doppelt belegten Pins sowohl für die Programmierung als auch in der Applikation**

Wenn beim späteren Einsatz der Logikbausteine auf die zur Programmierung dienenden Pins verzichtet werden kann, so vereinfacht sich die Beschaltung auf ein Minimum, gemäß Abbildung 17. Damit sind für die Schaltungstechnik die I/O-Anschlüsse 0 bis 31, der Eingang Y 0 (Pin

11) und der Eingang IN 3 (Pin 2) frei verfügbar. Die zur Programmierung notwendigen Pins werden direkt auf eine 8polige Western-Modular-Buchse geführt, an die zur Programmierung des PLDs ein Treiberinterface angeschlossen wird.

Kann auf die Programmierung im spätere

ren Zielsystem verzichtet werden, so läßt sich der Baustein beispielsweise mit dem Entwicklungsboard programmieren und anschließend als fertiger Baustein in die Anwendungsschaltung einsetzen. Dort muß lediglich sichergestellt sein, daß der Programmierpin *ispEN* (Pin 13) auf High-Pegel (+5 V) gelegt ist. Damit lassen sich, wie aus Abbildung 18 ersichtlich, die sonst für die Programmierung benötigten Pins als zusätzliche Eingänge nutzen.

Die Verwendung der doppelt belegten Anschlußpins wurde bereits in Abbildung 15 demonstriert. Abbildung 19 zeigt die erforderliche Beschaltung bei der Verwendung der doppelt belegten Pins sowohl für die Programmierung als auch in der späteren Applikation.

## Programmier-Treiber

Für die „Im-System-Programmierung“ gemäß Abbildung 17 und 19 ist eine kleine Treiberschaltung erforderlich, die gemäß Abbildung 20 an die erstellte Baugruppe angeschlossen wird. Die eigentliche Schaltung ist dazu im Gehäuse eines 25poligen Sub-D-Steckers untergebracht. An dem ca. 0,5 m langen Anschlußkabel ist ein 8poliger Western-Modular-Stecker angekröpft, der die Verbindung zur Baugruppe herstellt.


Optional kann die Verbindung zwischen dem PC und dem 25poligen Sub-D-Stecker des Treiberkabels mit einem Sub-D-Verlängerungskabel bis zu 3 m verlängert werden, wie in Abbildung 20 gezeigt.

In Abbildung 21 ist die komplette Schaltung des Programmier-Treibers dargestellt, die in ein 25poliges Sub-D-Steckergehäuse paßt. Während der Programmierung liegt der *ispEN*-Anschluß auf Low-Pegel und gibt somit die Treiber in IC 1 A frei, während die Treiber in IC 1 B dauerhaft aktiviert sind.


Die Versorgung des Interfaces erfolgt über das Western-Modular-Anschlußkabel, so daß hier keine zusätzliche Spannungsversorgungszuführung erforderlich ist.

## Demo-Software



ELV hat zu dem PLD-Entwicklungskit einige Demo-Programme entwickelt, die eindrucksvoll die Leistungsfähigkeit der isplSI 1016 bzw. 2032-Bausteine zeigen. Das Programm „ispTEST.LIF“ ist sehr hilfreich für die erste Inbetriebnahme des PLD-Entwicklungsboards. Es gibt über die 8 Segmente (7 Segmente + Punkt) von DI 3 die Schalterstellungen der 8 DIP-Schalter von DIP 1 wieder. Der zweite Teil schaltet nacheinander die Leuchtdioden D 2 bis D 5 sowie jeweils die 8 Segmente von DI 1 und DI 2 ein, um damit die einwandfreie



**Bild 20: Anschluß der Treiberschaltung für die Programmierung**



**Bild 21: Schaltung des Programm-Treibers**



Ansicht der fertig aufgebauten Europlatine mit zugehörigem Bestückungsplan

Funktion der Karte zu überprüfen.

Mit dem Beispielprogramm „ispHEX.LIF“ ist ein 12-Bit-Hexadezimal-Zähler realisiert. Die LEDs D 2 bis D 5 leuchten nacheinander auf. Mit jedem Durchlauf erhöht sich der Inhalt des 3stelligen Hex-Zählers, dessen Anzeige DI 1 bis DI 3 übernehmen. Bei der Anzeige der hexadezimalen Werte „A“ bis „F“ ist zur Verdeutlichung

zusätzlich der Dezimalpunkt eingeschaltet.

Mit dem Taster TA 1 kann die Zählgeschwindigkeit um den Faktor 16 erhöht werden, während bei der Betätigung von TA 2 eine 256fache Zählrate erreicht wird. Beim Drücken beider Taster ist sogar die 4096fache Zählgeschwindigkeit zu erreichen. Durch die Parallelschaltung von TA 1 und TA 2 mit den DIP-Schaltern S 5 und

S 6 ist darauf zu achten, daß die betreffenden DIP-Schalter in Stellung „off“ gebracht sind.

Mit dem DIP-Schalter S 8 kann die Zählung in Stellung „ON“ ganz unterbunden werden, wodurch der momentane Anzeigenzustand erhalten bleibt.

Das Testprogramm „ispDEZ.LIF“ realisiert einen einfachen 3stelligen Auf-Ab-

wärts-Dezimalzähler, der durch die Betätigung von TA 2 getaktet wird. Durch das Prellen des Tasters kann sich nach der Betätigung der Zählerstand auch um mehrere Stufen verändert haben. Auch hier ist darauf zu achten, daß wegen der Doppelbelegung der Schalter S 6 auf „off“ geschaltet ist. Bei Nichtbetätigung des Tasters kann die Eingangsfrequenz auch über die Stiftleiste Pin 4 (I/O1) zugeführt werden.

Je nach Schalterstellung von DIP 8 erfolgt eine Auf- oder Abwärtszählung. Mit S 7 läßt sich die Vornullen-Unterdrückung ein- bzw. ausschalten.

## Nachbau

Die gesamte Schaltung des PLD-Entwicklungskits ist auf einer doppelseitigen Europlatine mit den Maßen 100 x 160 mm untergebracht. Für die Bestückung von eigenen Aufbauten ist noch ein Freiverdrahtungsfeld auf der Leiterplatte vorgesehen.

### Stückliste: PLD-Einsteiger-Set

#### Widerstände:

68Ω	.....	R1
330Ω	.....	R9 - R40
1kΩ	.....	R2
4,7kΩ	.....	R3 - R8, R41

#### Kondensatoren:

10nF	.....	C2
100nF/ker	.....	C1, C4, C6 - C12
10µF/25V	.....	C5
470µF/40V	.....	C3

#### Halbleiter:

74LS244	.....	IC1
74LS04	.....	IC2
74LS125	.....	IC3
ispLSI1016	.....	IC4
7805	.....	IC6
1N4001	.....	D6
LED, 3mm, rot	.....	D1 - D5, D7
DJ700A	.....	DI1 - DI3

#### Sonstiges:

Keramikschwinger, 455kHz	.....	Q1
Print-Taster	.....	TA1, TA2
Centronics-Steckverbinder,		
Einbaubuchse, 36polig	.....	BU1
Stiftleiste, 2x20polig	.....	ST1
Klinkenbuchse, 3,5mm, Stereo,		
Printmontage	.....	BU2
Mini-DIP-Schalter, 8polig	.....	DIP1
1 PLCC-Fassung, 44polig		
1 IC-Fassung, 16polig		
1 IC-Fassung, 40polig		
1 Stiftleiste, 1x2polig		
1 Jumper		
1 U-Kühlkörper		
7 Zylinderkopfschrauben, M3 x 6mm		
1 Mutter, M3		
4 Haltebolzen, M3		
1 Steckernetzteil, 12V/500mA		

Die Aufbauarbeiten beginnen zunächst mit der Bestückung der passiven gefolgt von den aktiven Bauelementen. Die Anschlußpins des Spannungsreglers IC 6 sind zunächst nach hinten rechtwinklig abzuwickeln. Anschließend ist der Spannungsregler mit einem U-Kühlkörper und einer M3 x 5mm-Schraube und der dazugehörigen M3-Mutter zu befestigen und festzulöten.


Für die 7-Segment-Anzeigen, den 8fach-DIP-Schalter und den PLD-Baustein IC 4 sind entsprechende Sockel zu verwenden.

Die Leuchtdioden D 1 bis D 5 und D 7 sind in einem Abstand von 5 mm von der Unterseite der LEDs bis zur Platine einzusetzen und festzulöten, wobei auf die richtige Polung der LEDs zu achten ist.

Es folgt das Einsetzen der übrigen Halbleiter, wobei stets auf die richtige Einbaulage zu achten ist.

Nachdem die 4 Abstandsbolzen mit den entsprechenden Schrauben an die Platine geschraubt sind, ist zunächst eine sorgfältige Überprüfung der Schaltung sowie die Inbetriebnahme vorzunehmen.

Der Nachbau des Treiberinterfaces ge-



Fertig aufgebaute Leiterplatte des Treiberinterfaces mit zugehörigem Bestückungsplan

### Stückliste: PLD-Programmieradapter

#### Widerstände:

68Ω/SMD	.....	R5
100Ω/SMD	.....	R6-R10
1kΩ/SMD	.....	R1
10kΩ/SMD	.....	R2, R3

#### Kondensatoren:

100pF/ker	.....	C1-C5
10nF	.....	C6
1µF/10V/Tantal/SMD	.....	C7

#### Halbleiter:

74LS367	.....	IC1
---------	-------	-----

#### Sonstiges:

SUB-D-Stiftleiste, 25polig	.....	ST1
1 SUB-D-Standard-Posthaube, 25polig		
1 Kabelbinder, 90mm		
1 Western-Modular-Stecker, 8P8C		
0,5 m Telefonkabel, oval, 8adrig		


staltet sich recht einfach. Durch den geringen Platz im Sub-D-Steckergehäuse sind die Widerstände in SMD-Ausführung vorgesehen. Deshalb sind zunächst die SMD-Komponenten zu bestücken und mit einem feinen Lötcolben sorgfältig zu verlöten.

Es folgt die Bestückung der restlichen Bauelemente und die Verbindung mit dem 25poligen Sub-D-Stecker.

Zum Abschluß der Aufbauarbeiten zum Treiber-Interface ist der 8polige Western-Modular-Stecker an das 8polige Kabel anzukrimpen und an der gegenüberliegenden Seite mit den Lötunkten der Platine zu verbinden. Zur Zugentlastung dient der dafür vorgesehene Kabelbinder.

## Inbetriebnahme

Die Grundinbetriebnahme des PLD-Entwicklungsboards gestaltet sich recht einfach. Mit dem Anlegen der Versorgungsspannung über ein entsprechendes Steckernetzteil sind zunächst die Spannungen an den verschiedenen ICs mit einem Multimeter zu überprüfen.



Nach dem Einschalten der Versorgungsspannung muß zunächst die Betriebsspannungs-Kontroll-LED D 7 aktiviert sein.

Im Anschluß an diese Grundinbetriebnahme ist die Schaltung über ein entsprechendes Druckerkabel mit dem PC zu verbinden. Nach dessen Einschalten ist zunächst mit dem unter DOS laufenden Down-Load-Programm das Testfile „ISPTEST.LIF“ in das PLD zu programmieren.

Das Testprogramm erfüllt mehrere Funktionen. Es gibt die Schalterstellungen der 8 DIP-Schalter bzw. der Taster T 1 und T 2 auf die 7-Segmente und den Punkt von DI 3 aus. Die Leuchtdioden D 2 bis D 5 sowie die 8 Segmente von DI 1 und DI 2 leuchten nacheinander auf, so daß sowohl die Funktion der Segmente als auch ein eventueller Kurzschluß zwischen den Segmenten erkannt wird.

Mit diesem PLD-Einsteiger-Set steht nun ein anwenderfreundliches Werkzeug für das Arbeiten mit PLDs zur Verfügung. **ELV**