


# PCI-Grundlagen Teil 5

**Das PCI-Entwicklungsboard bietet dem Software(Treiber)- und Hardwareentwickler reichlich Möglichkeiten für die Entwicklung eigener Applikationen.**

## Paralleles Ein-/Ausgabe-Interface

Das zweite Interface stellt ein universell einsetzbares Ein-/Ausgabe-Interface dar.

Kern ist dabei der INTEL-Parallelport-Baustein ,82C55'. Dieser Baustein wurde ausgewählt, da er besonders einfach zu programmieren, aber dennoch sehr flexibel einsetzbar ist.



**Bild 16: Blockdiagramm des 82C55**


Der Anschluß des Bausteins erfolgt am ,PITA' über das parallele Interface. Das Interface muß dabei auf die ,Non-Multiplexed'-Betriebsart eingestellt sein.

Abbildung 16 zeigt den prinzipiellen Aufbau des Bausteins.

Insgesamt besitzt der Baustein drei acht Bit breite, frei programmierbare Ein-/Ausgänge, die als Port A, B und C bezeichnet sind. Dabei ist der Port C in die oberen und die unteren vier Bit aufgeteilt. Die Gruppensteuerungen verwalten jeweils Sonderfunktionen der Gruppe 1 (bestehend aus Port A und den oberen vier Bit des Port C) und der Gruppe 2 (bestehend aus Port B und den unteren vier Bit des Port C).

Die Programmierung des Bausteins erfolgt mit Hilfe von vier Registern (adressiert über A0 und A1), wobei über die unteren drei Adressen Port A (Offset: 00h), Port B (Offset: 01h) und Port C (Offset: 02h) direkt gelesen oder geschrieben werden kann. Über den Offset 04h sind bestimmte Betriebsarten einstellbar. Dieses Register hat dabei in Abhängigkeit von D7 (MSB) unterschiedliche Bedeutungen.

Aus der Software heraus, die den Baustein über den ,PITA' anspricht, wird der Baustein an der Offset-Adresse 0000h (Port A), 0004h (Port C), 0008h (Port D)



**Bild 17: Register des 82C55**

rektionale parallele Schnittstelle realisierbar ist. In diese Betriebsart kann nur die Gruppe 1 versetzt werden, wobei dann der Port B im Mode 0 arbeitet. Er ist also als normale Ein-/Ausgabeleitung einsetzbar. Der Port C wird wiederum zur Realisierung der Handshakeleitungen benutzt. Jedoch werden hier einige Leitungen des Port C der Gruppe 2 zusätzlich verwendet.

Die detaillierte Beschreibung der Betriebsarten Mode 1 und Mode 2 kann man in der Bausteinspezifikation nachlesen.

### Interrupt-Routing des Entwicklungsboards

Zum Abschluß der Beschreibung des Entwicklungsboards noch ein paar Hinweise zum Interruptsystem und den vorhandenen Interruptquellen.

Abbildung 18 zeigt, daß sowohl das ‚Analog Frontend‘ als auch der parallele Ein-/Ausgabe-Baustein (‚82C55‘) Interrupts erzeugen können. Der ‚82C55‘ kann im Mode 1 oder Mode 2 über die Signalleitungen des Port C ein Interruptsignal auslösen.

Alle Interruptquellen sind durch entsprechende Stellung der Jumper zum INT0 des ‚PITA‘ zu routen.

Die beiden Interrupteingänge INT0 und INT 1 stehen zusätzlich auch noch auf dem Erweiterungs-Stecker zur Verfügung. Will man INT0 für eigene Applikationen verwenden, sollten alle anderen Interruptquellen des Entwicklungsboards durch die Jumper von diesem Signal getrennt werden.

In den vier Abbildungen 19 bis 22 sind die Schaltpläne abgebildet, in denen man deutlich die einzelnen logischen Gruppen erkennen kann.

Anhand der vorangegangenen Beschreibung ist die Funktionsweise der einzelnen Gruppen leicht erkennbar. Auf eine detaillierte Beschreibung soll hier verzichtet werden, da diese den Rahmen des Artikels sprengen würde.

Damit ist die Schaltungsbeschreibung abgeschlossen. Dem interessierten Pro-

und 000Ch (Steuerregister) abgebildet (siehe Beschreibung des parallelen Interface).

Die einzelnen Ports des Bausteins sind, über das Steuerregister voneinander getrennt, als Ausgang oder Eingang konfigurierbar. Den Port A kann man darüber hinaus auch als bidirektionaler Port einsetzen. Festgelegt wird die Arbeitsweise im Steuerregister (MSB=,1‘).

Abbildung 17 gibt die Bedeutung der einzelnen Bit im Steuerregister für den Fall MSB=,1‘ und MSB=,0‘ an.

Die unterschiedlichen Arbeitsweisen bezeichnet man als Mode 0 bis Mode 3.

- Mode 0

In dieser Betriebsart sind alle drei Ports ohne Einschränkungen nutzbar und frei programmierbar. Lediglich die Richtung der Signale (also Eingang oder Ausgang) muß im Steuerregister eingestellt werden.


- Mode 1

Diese Betriebsart wird auch als ‚Strobed I/O‘ bezeichnet. Hierbei haben die den Gruppen zugeordneten Signalleitungen des Port C eine ganz spezielle Funktionalität. Sie entspricht weitge-


hend der Centronics-Schnittstelle, die häufig zur Ansteuerung eines Druckers Anwendung findet. Bei entsprechender Programmierung der Richtung können beide Seiten dieser Schnittstelle realisiert werden. Über den Port C sind die Handshakeleitungen der Schnittstelle realisierbar.

- Mode 2

Hierbei handelt es sich um eine Erweiterung des Mode 1, wodurch eine bidi-



**Bild 18: Interruptquellen des Entwicklungsboards**



\* nicht bestueckt

Bild 19: Stromversorgung und Anschaltung des PITA

996175101A




Bild 20: Beschaltung des analogen Telefon-Interfaces

996175102A






Bild 21: Stromversorgung und Jumperbelegung

996175103A



996175104A

**Bild 22: Beschaltung des 82C55 (die Umsetzung des parallelen Interfaces)**

grammierer oder Hardwareentwickler wird mit dem hier vorgestellten Entwicklungsboard, in Verbindung mit dem dazugehörigen Buch, eine Möglichkeit gegeben, schnell und ohne längere Einarbeitung eine fertige PCI-Applikation zu erstellen.

Das vorliegende Paket aus Hardware und Software erleichtert den Einstieg in die PCI-Hard- und Softwareentwicklung und kann diese enorm beschleunigen. Beim Entwurf der Hardware wurde darauf geachtet, daß einige Standardanwen-

dungen bereits ohne Erweiterungen testbar sind.

Im nächsten und abschließenden Teil dieser Artikelserie wird der Nachbau der PCI-Karte sowie die Inbetriebnahme beschrieben. **ELV**