Pin Messages

Report Title Pin Report
Design File D:\Users\19021\Documents\fpga_project\impl\gwsynthesis\fpga_project.vg
Physical Constraints File D:\Users\19021\Documents\fpga_project\src\fpga_project.cst
Timing Constraints File ---
Version V1.9.8.01
Part Number GW1NSR-LV4CQN48PC6/I5
Device GW1NSR-4C
Created Time Tue Feb 21 14:47:52 2023
Legal Announcement Copyright (C)2014-2021 Gowin Semiconductor Corporation. All rights reserved.

Pin Details

Pinout by Port Name:

Port Name Diff Pair Loc./Bank Constraint Dir. Site IO Type Drive Pull Mode PCI Clamp Hysteresis Open Drain Slew Rate Vref Single Resistor Diff Resistor BankVccio
clk 46/1 Y in IOT13[B] LVCMOS33 NA UP NA NONE NA NA NA NA NA 1.2
led 15/3 Y out IOB5[A] LVCMOS33 8 NONE NA NA OFF FAST NA NA NA 3.3

All Package Pins:

Loc./Bank Signal Dir. Site IO Type Drive Pull Mode PCI Clamp Hysteresis Open Drain Slew Rate Vref Single Resistor Diff Resistor Bank Vccio
3/0 - in IOT2[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
4/0 - out IOT2[B] LVCMOS18 8 NONE NA NA OFF FAST NA NA NA -
6/0 - in IOT3[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
7/0 - in IOT3[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
8/0 - in IOT4[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
9/0 - in IOT5[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
10/0 - in IOT7[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
1/0 - in IOT10[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
2/0 - in IOT10[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
48/1 - in IOT11[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA 1.2
47/1 - in IOT11[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA 1.2
45/1 - in IOT13[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA 1.2
46/1 clk in IOT13[B] LVCMOS33 NA UP NA NONE NA NA NA NA NA 1.2
43/1 - in IOT17[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA 1.2
44/1 - in IOT17[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA 1.2
41/1 - in IOT20[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA 1.2
42/1 - in IOT20[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA 1.2
39/1 - in IOT26[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA 1.2
40/1 - in IOT26[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA 1.2
13/3 - in IOB4[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA 3.3
14/3 - in IOB4[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA 3.3
15/3 led out IOB5[A] LVCMOS33 8 NONE NA NA OFF FAST NA NA NA 3.3
16/3 - in IOB6[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA 3.3
17/3 - in IOB6[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA 3.3
18/3 - in IOB13[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA 3.3
19/3 - in IOB13[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA 3.3
20/3 - in IOB16[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA 3.3
21/3 - in IOB16[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA 3.3
22/3 - in IOB22[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA 3.3
23/3 - in IOB22[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA 3.3
35/2 - in IOR2[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
34/2 - in IOR2[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
33/2 - in IOR9[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
32/2 - in IOR11[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
31/2 - in IOR11[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
30/2 - in IOR15[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
29/2 - in IOR15[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
28/2 - in IOR17[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
27/2 - in IOR17[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA -