Fitter report for URSO180GLUE
Sat Sep 18 23:27:25 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. All Package Pins
 11. I/O Standard
 12. Dedicated Inputs I/O
 13. Output Pin Default Load For Reported TCO
 14. Fitter Resource Utilization by Entity
 15. Control Signals
 16. Global & Other Fast Signals
 17. Non-Global High Fan-Out Signals
 18. Other Routing Usage Summary
 19. LAB External Interconnect
 20. LAB Macrocells
 21. Shareable Expander
 22. Logic Cell Interconnection
 23. Fitter Device Options
 24. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Fitter Summary                                                              ;
+---------------------------+-------------------------------------------------+
; Fitter Status             ; Successful - Sat Sep 18 23:27:25 2021           ;
; Quartus II 64-Bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name             ; URSO180GLUE                                     ;
; Top-level Entity Name     ; URSO180GLUE                                     ;
; Family                    ; MAX7000S                                        ;
; Device                    ; EPM7128SLC84-15                                 ;
; Timing Models             ; Final                                           ;
; Total macrocells          ; 56 / 128 ( 44 % )                               ;
; Total pins                ; 66 / 68 ( 97 % )                                ;
+---------------------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                              ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Option                                                                     ; Setting         ; Default Value ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Device                                                                     ; EPM7128SLC84-15 ;               ;
; Fitter Effort                                                              ; Standard Fit    ; Auto Fit      ;
; Use smart compilation                                                      ; Off             ; Off           ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On              ; On            ;
; Enable compact report table                                                ; Off             ; Off           ;
; Optimize Multi-Corner Timing                                               ; Off             ; Off           ;
; Optimize Timing for ECOs                                                   ; Off             ; Off           ;
; Regenerate full fit report during ECO compiles                             ; Off             ; Off           ;
; Optimize IOC Register Placement for Timing                                 ; Normal          ; Normal        ;
; Fitter Initial Placement Seed                                              ; 1               ; 1             ;
; Slow Slew Rate                                                             ; Off             ; Off           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off             ; Off           ;
+----------------------------------------------------------------------------+-----------------+---------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in P:/Projects/PuProjects/URSO180/Hardware/Glue_Logic/URSO180GLUEB128/output_files/URSO180GLUE.pin.


+--------------------------------------------------+
; Fitter Resource Usage Summary                    ;
+------------------------------+-------------------+
; Resource                     ; Usage             ;
+------------------------------+-------------------+
; Logic cells                  ; 56 / 128 ( 44 % ) ;
; Registers                    ; 12 / 128 ( 9 % )  ;
; Number of pterms used        ; 27                ;
; I/O pins                     ; 66 / 68 ( 97 % )  ;
;     -- Clock pins            ; 1 / 2 ( 50 % )    ;
;     -- Dedicated input pins  ; 1 / 2 ( 50 % )    ;
;                              ;                   ;
; Global signals               ; 2                 ;
; Shareable expanders          ; 4 / 128 ( 3 % )   ;
; Parallel expanders           ; 0 / 120 ( 0 % )   ;
; Cells using turbo bit        ; 56 / 128 ( 44 % ) ;
; Maximum fan-out              ; 4                 ;
; Highest non-global fan-out   ; 4                 ;
; Total fan-out                ; 123               ;
; Average fan-out              ; 0.98              ;
+------------------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                    ;
+---------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Name    ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; I/O Standard ; Location assigned by ;
+---------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; ST      ; 37    ; --       ; 4   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; nBUSACK ; 44    ; --       ; 5   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; nDRE    ; 65    ; --       ; 7   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; nDWE    ; 60    ; --       ; 6   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; nHALT   ; 40    ; --       ; 4   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; nLIR    ; 35    ; --       ; 4   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; nRESET  ; 1     ; --       ; --  ; 1                     ; 0                  ; yes    ; no             ; TTL          ; User                 ;
; phi     ; 83    ; --       ; --  ; 3                     ; 0                  ; yes    ; no             ; TTL          ; User                 ;
+---------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                 ;
+---------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; CLK2MHZ ; 45    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; WDI     ; 68    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; nBUSREQ ; 39    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; nDINT   ; 67    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; nINT0   ; 36    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; nRAMCS0 ; 74    ; --       ; 8   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; nRAMCS1 ; 73    ; --       ; 8   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; nROMCS  ; 70    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
+---------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                        ;
+--------+-------+----------+-----+-----------------------+--------------------+--------+----------------+-----------------+----------------+------------+--------------+----------------------+-------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Slow Slew Rate ; Open Drain ; I/O Standard ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+-----+-----------------------+--------------------+--------+----------------+-----------------+----------------+------------+--------------+----------------------+-------+----------------------+---------------------+
; A[0]   ; 27    ; --       ; 3   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~25 (inverted)   ; -                   ;
; A[10]  ; 12    ; --       ; 1   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~22 (inverted)   ; -                   ;
; A[11]  ; 11    ; --       ; 1   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~21 (inverted)   ; -                   ;
; A[12]  ; 10    ; --       ; 1   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~20 (inverted)   ; -                   ;
; A[13]  ; 9     ; --       ; 1   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~19 (inverted)   ; -                   ;
; A[14]  ; 8     ; --       ; 1   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~18 (inverted)   ; -                   ;
; A[15]  ; 6     ; --       ; 1   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~17 (inverted)   ; -                   ;
; A[16]  ; 28    ; --       ; 3   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~16 (inverted)   ; -                   ;
; A[17]  ; 29    ; --       ; 3   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~15 (inverted)   ; -                   ;
; A[18]  ; 30    ; --       ; 3   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~14 (inverted)   ; -                   ;
; A[19]  ; 31    ; --       ; 3   ; 3                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~1 (inverted)    ; -                   ;
; A[1]   ; 25    ; --       ; 3   ; 4                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~8 (inverted)    ; -                   ;
; A[2]   ; 24    ; --       ; 3   ; 4                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~7 (inverted)    ; -                   ;
; A[3]   ; 22    ; --       ; 2   ; 4                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~6 (inverted)    ; -                   ;
; A[4]   ; 21    ; --       ; 2   ; 4                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~5 (inverted)    ; -                   ;
; A[5]   ; 20    ; --       ; 2   ; 4                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~4 (inverted)    ; -                   ;
; A[6]   ; 18    ; --       ; 2   ; 4                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~3 (inverted)    ; -                   ;
; A[7]   ; 17    ; --       ; 2   ; 4                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~2 (inverted)    ; -                   ;
; A[8]   ; 16    ; --       ; 2   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~24 (inverted)   ; -                   ;
; A[9]   ; 15    ; --       ; 2   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~23 (inverted)   ; -                   ;
; DD[0]  ; 48    ; --       ; 5   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; DD[1]  ; 50    ; --       ; 5   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; DD[2]  ; 52    ; --       ; 5   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; DD[3]  ; 55    ; --       ; 6   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; DD[4]  ; 57    ; --       ; 6   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; DD[5]  ; 61    ; --       ; 6   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; DD[6]  ; 63    ; --       ; 7   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; DD[7]  ; 64    ; --       ; 7   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; DRS[0] ; 49    ; --       ; 5   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~39 (inverted)   ; -                   ;
; DRS[1] ; 51    ; --       ; 5   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~38 (inverted)   ; -                   ;
; DRS[2] ; 54    ; --       ; 6   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~37 (inverted)   ; -                   ;
; DRS[3] ; 56    ; --       ; 6   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~36 (inverted)   ; -                   ;
; DRS[4] ; 58    ; --       ; 6   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~35 (inverted)   ; -                   ;
; D[0]   ; 75    ; --       ; 8   ; 1                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~32 (inverted)   ; -                   ;
; D[1]   ; 76    ; --       ; 8   ; 1                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~31 (inverted)   ; -                   ;
; D[2]   ; 77    ; --       ; 8   ; 1                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~30 (inverted)   ; -                   ;
; D[3]   ; 79    ; --       ; 8   ; 1                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~29 (inverted)   ; -                   ;
; D[4]   ; 80    ; --       ; 8   ; 1                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~28 (inverted)   ; -                   ;
; D[5]   ; 81    ; --       ; 8   ; 1                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~27 (inverted)   ; -                   ;
; D[6]   ; 4     ; --       ; 1   ; 1                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~26 (inverted)   ; -                   ;
; D[7]   ; 5     ; --       ; 1   ; 2                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~10 (inverted)   ; -                   ;
; nIOE   ; 33    ; --       ; 4   ; 4                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~9 (inverted)    ; -                   ;
; nME    ; 34    ; --       ; 4   ; 3                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~11 (inverted)   ; -                   ;
; nRD    ; 46    ; --       ; 5   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~34 (inverted)   ; -                   ;
; nWAIT  ; 41    ; --       ; 4   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; nWR    ; 69    ; --       ; 7   ; 4                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~0 (inverted)    ; -                   ;
+--------+-------+----------+-----+-----------------------+--------------------+--------+----------------+-----------------+----------------+------------+--------------+----------------------+-------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; nRESET         ; input  ; TTL          ;         ; Y               ;
; 2        ; 1          ; --       ; GND+           ;        ;              ;         ;                 ;
; 3        ; 2          ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 4        ; 3          ; --       ; D[6]           ; bidir  ; TTL          ;         ; Y               ;
; 5        ; 4          ; --       ; D[7]           ; bidir  ; TTL          ;         ; Y               ;
; 6        ; 5          ; --       ; A[15]          ; bidir  ; TTL          ;         ; Y               ;
; 7        ; 6          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 8        ; 7          ; --       ; A[14]          ; bidir  ; TTL          ;         ; Y               ;
; 9        ; 8          ; --       ; A[13]          ; bidir  ; TTL          ;         ; Y               ;
; 10       ; 9          ; --       ; A[12]          ; bidir  ; TTL          ;         ; Y               ;
; 11       ; 10         ; --       ; A[11]          ; bidir  ; TTL          ;         ; Y               ;
; 12       ; 11         ; --       ; A[10]          ; bidir  ; TTL          ;         ; Y               ;
; 13       ; 12         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 14       ; 13         ; --       ; TDI            ; input  ; TTL          ;         ; N               ;
; 15       ; 14         ; --       ; A[9]           ; bidir  ; TTL          ;         ; Y               ;
; 16       ; 15         ; --       ; A[8]           ; bidir  ; TTL          ;         ; Y               ;
; 17       ; 16         ; --       ; A[7]           ; bidir  ; TTL          ;         ; Y               ;
; 18       ; 17         ; --       ; A[6]           ; bidir  ; TTL          ;         ; Y               ;
; 19       ; 18         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 20       ; 19         ; --       ; A[5]           ; bidir  ; TTL          ;         ; Y               ;
; 21       ; 20         ; --       ; A[4]           ; bidir  ; TTL          ;         ; Y               ;
; 22       ; 21         ; --       ; A[3]           ; bidir  ; TTL          ;         ; Y               ;
; 23       ; 22         ; --       ; TMS            ; input  ; TTL          ;         ; N               ;
; 24       ; 23         ; --       ; A[2]           ; bidir  ; TTL          ;         ; Y               ;
; 25       ; 24         ; --       ; A[1]           ; bidir  ; TTL          ;         ; Y               ;
; 26       ; 25         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 27       ; 26         ; --       ; A[0]           ; bidir  ; TTL          ;         ; Y               ;
; 28       ; 27         ; --       ; A[16]          ; bidir  ; TTL          ;         ; Y               ;
; 29       ; 28         ; --       ; A[17]          ; bidir  ; TTL          ;         ; Y               ;
; 30       ; 29         ; --       ; A[18]          ; bidir  ; TTL          ;         ; Y               ;
; 31       ; 30         ; --       ; A[19]          ; bidir  ; TTL          ;         ; Y               ;
; 32       ; 31         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 33       ; 32         ; --       ; nIOE           ; bidir  ; TTL          ;         ; Y               ;
; 34       ; 33         ; --       ; nME            ; bidir  ; TTL          ;         ; Y               ;
; 35       ; 34         ; --       ; nLIR           ; input  ; TTL          ;         ; Y               ;
; 36       ; 35         ; --       ; nINT0          ; output ; TTL          ;         ; Y               ;
; 37       ; 36         ; --       ; ST             ; input  ; TTL          ;         ; Y               ;
; 38       ; 37         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 39       ; 38         ; --       ; nBUSREQ        ; output ; TTL          ;         ; Y               ;
; 40       ; 39         ; --       ; nHALT          ; input  ; TTL          ;         ; Y               ;
; 41       ; 40         ; --       ; nWAIT          ; bidir  ; TTL          ;         ; Y               ;
; 42       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 43       ; 42         ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 44       ; 43         ; --       ; nBUSACK        ; input  ; TTL          ;         ; Y               ;
; 45       ; 44         ; --       ; CLK2MHZ        ; output ; TTL          ;         ; Y               ;
; 46       ; 45         ; --       ; nRD            ; bidir  ; TTL          ;         ; Y               ;
; 47       ; 46         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 48       ; 47         ; --       ; DD[0]          ; bidir  ; TTL          ;         ; Y               ;
; 49       ; 48         ; --       ; DRS[0]         ; bidir  ; TTL          ;         ; Y               ;
; 50       ; 49         ; --       ; DD[1]          ; bidir  ; TTL          ;         ; Y               ;
; 51       ; 50         ; --       ; DRS[1]         ; bidir  ; TTL          ;         ; Y               ;
; 52       ; 51         ; --       ; DD[2]          ; bidir  ; TTL          ;         ; Y               ;
; 53       ; 52         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 54       ; 53         ; --       ; DRS[2]         ; bidir  ; TTL          ;         ; Y               ;
; 55       ; 54         ; --       ; DD[3]          ; bidir  ; TTL          ;         ; Y               ;
; 56       ; 55         ; --       ; DRS[3]         ; bidir  ; TTL          ;         ; Y               ;
; 57       ; 56         ; --       ; DD[4]          ; bidir  ; TTL          ;         ; Y               ;
; 58       ; 57         ; --       ; DRS[4]         ; bidir  ; TTL          ;         ; Y               ;
; 59       ; 58         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 60       ; 59         ; --       ; nDWE           ; input  ; TTL          ;         ; Y               ;
; 61       ; 60         ; --       ; DD[5]          ; bidir  ; TTL          ;         ; Y               ;
; 62       ; 61         ; --       ; TCK            ; input  ; TTL          ;         ; N               ;
; 63       ; 62         ; --       ; DD[6]          ; bidir  ; TTL          ;         ; Y               ;
; 64       ; 63         ; --       ; DD[7]          ; bidir  ; TTL          ;         ; Y               ;
; 65       ; 64         ; --       ; nDRE           ; input  ; TTL          ;         ; Y               ;
; 66       ; 65         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 67       ; 66         ; --       ; nDINT          ; output ; TTL          ;         ; Y               ;
; 68       ; 67         ; --       ; WDI            ; output ; TTL          ;         ; Y               ;
; 69       ; 68         ; --       ; nWR            ; bidir  ; TTL          ;         ; Y               ;
; 70       ; 69         ; --       ; nROMCS         ; output ; TTL          ;         ; Y               ;
; 71       ; 70         ; --       ; TDO            ; output ; TTL          ;         ; N               ;
; 72       ; 71         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 73       ; 72         ; --       ; nRAMCS1        ; output ; TTL          ;         ; Y               ;
; 74       ; 73         ; --       ; nRAMCS0        ; output ; TTL          ;         ; Y               ;
; 75       ; 74         ; --       ; D[0]           ; bidir  ; TTL          ;         ; Y               ;
; 76       ; 75         ; --       ; D[1]           ; bidir  ; TTL          ;         ; Y               ;
; 77       ; 76         ; --       ; D[2]           ; bidir  ; TTL          ;         ; Y               ;
; 78       ; 77         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 79       ; 78         ; --       ; D[3]           ; bidir  ; TTL          ;         ; Y               ;
; 80       ; 79         ; --       ; D[4]           ; bidir  ; TTL          ;         ; Y               ;
; 81       ; 80         ; --       ; D[5]           ; bidir  ; TTL          ;         ; Y               ;
; 82       ; 81         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 83       ; 82         ; --       ; phi            ; input  ; TTL          ;         ; Y               ;
; 84       ; 83         ; --       ; GND+           ;        ;              ;         ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL          ; -          ; 2                    ; 0                 ; 0                 ; 2     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+----------------------------------------------------------------------+
; Dedicated Inputs I/O                                                 ;
+--------+-------+-------+-------+--------------+------------+---------+
; Name   ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+--------+-------+-------+-------+--------------+------------+---------+
; nRESET ; 1     ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; phi    ; 83    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
+--------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; 3.3-V LVTTL  ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS ; 10 pF ; Not Available          ;
; TTL          ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                             ;
+-------------------------------------------+------------+------+--------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Macrocells ; Pins ; Full Hierarchy Name                                                ; Library Name ;
+-------------------------------------------+------------+------+--------------------------------------------------------------------+--------------+
; |URSO180GLUE                              ; 56         ; 66   ; |URSO180GLUE                                                       ; work         ;
;    |lpm_counter0:inst20|                  ; 3          ; 0    ; |URSO180GLUE|lpm_counter0:inst20                                   ; work         ;
;       |lpm_counter:LPM_COUNTER_component| ; 3          ; 0    ; |URSO180GLUE|lpm_counter0:inst20|lpm_counter:LPM_COUNTER_component ; work         ;
+-------------------------------------------+------------+------+--------------------------------------------------------------------+--------------+


+--------------------------------------------------------------------------------------------------+
; Control Signals                                                                                  ;
+-----------+----------+---------+--------------+--------+----------------------+------------------+
; Name      ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+-----------+----------+---------+--------------+--------+----------------------+------------------+
; inst23~0  ; SEXP97   ; 1       ; Clock        ; no     ; --                   ; --               ;
; inst25~16 ; SEXP65   ; 3       ; Clock        ; no     ; --                   ; --               ;
; inst25~17 ; SEXP99   ; 2       ; Clock        ; no     ; --                   ; --               ;
; inst25~8  ; SEXP83   ; 3       ; Clock        ; no     ; --                   ; --               ;
; nRESET    ; PIN_1    ; 1       ; Async. clear ; yes    ; On                   ; --               ;
; phi       ; PIN_83   ; 3       ; Clock        ; yes    ; On                   ; --               ;
+-----------+----------+---------+--------------+--------+----------------------+------------------+


+-----------------------------------------------------------------------+
; Global & Other Fast Signals                                           ;
+--------+----------+---------+----------------------+------------------+
; Name   ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+--------+----------+---------+----------------------+------------------+
; nRESET ; PIN_1    ; 1       ; On                   ; --               ;
; phi    ; PIN_83   ; 3       ; On                   ; --               ;
+--------+----------+---------+----------------------+------------------+


+-------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                         ;
+---------------------------------------------------------------+---------+
; Name                                                          ; Fan-Out ;
+---------------------------------------------------------------+---------+
; nIOE~0                                                        ; 4       ;
; A~18                                                          ; 4       ;
; A~17                                                          ; 4       ;
; A~16                                                          ; 4       ;
; A~15                                                          ; 4       ;
; A~14                                                          ; 4       ;
; A~13                                                          ; 4       ;
; A~12                                                          ; 4       ;
; nWR~0                                                         ; 4       ;
; inst25~16                                                     ; 3       ;
; nME~0                                                         ; 3       ;
; A~0                                                           ; 3       ;
; inst25~8                                                      ; 3       ;
; inst4                                                         ; 3       ;
; inst25~17                                                     ; 2       ;
; D~0                                                           ; 2       ;
; lpm_counter0:inst20|lpm_counter:LPM_COUNTER_component|dffs[0] ; 2       ;
; D~7                                                           ; 1       ;
; D~6                                                           ; 1       ;
; D~5                                                           ; 1       ;
; D~4                                                           ; 1       ;
; D~3                                                           ; 1       ;
; D~2                                                           ; 1       ;
; D~1                                                           ; 1       ;
; ~VCC~39                                                       ; 1       ;
; ~VCC~38                                                       ; 1       ;
; ~VCC~37                                                       ; 1       ;
; ~VCC~36                                                       ; 1       ;
; ~VCC~35                                                       ; 1       ;
; ~VCC~34                                                       ; 1       ;
; ~VCC~33                                                       ; 1       ;
; ~VCC~32                                                       ; 1       ;
; ~VCC~31                                                       ; 1       ;
; ~VCC~30                                                       ; 1       ;
; ~VCC~29                                                       ; 1       ;
; ~VCC~28                                                       ; 1       ;
; ~VCC~27                                                       ; 1       ;
; ~VCC~26                                                       ; 1       ;
; ~VCC~25                                                       ; 1       ;
; ~VCC~24                                                       ; 1       ;
; ~VCC~23                                                       ; 1       ;
; ~VCC~22                                                       ; 1       ;
; ~VCC~21                                                       ; 1       ;
; ~VCC~20                                                       ; 1       ;
; ~VCC~19                                                       ; 1       ;
; ~VCC~18                                                       ; 1       ;
; ~VCC~17                                                       ; 1       ;
; ~VCC~16                                                       ; 1       ;
; ~VCC~15                                                       ; 1       ;
; ~VCC~14                                                       ; 1       ;
; ~GND~0                                                        ; 1       ;
; ~VCC~13                                                       ; 1       ;
; ~VCC~12                                                       ; 1       ;
; ~VCC~11                                                       ; 1       ;
; ~VCC~10                                                       ; 1       ;
; ~VCC~9                                                        ; 1       ;
; ~VCC~8                                                        ; 1       ;
; ~VCC~7                                                        ; 1       ;
; ~VCC~6                                                        ; 1       ;
; ~VCC~5                                                        ; 1       ;
; ~VCC~4                                                        ; 1       ;
; ~VCC~3                                                        ; 1       ;
; ~VCC~2                                                        ; 1       ;
; ~VCC~1                                                        ; 1       ;
; ~VCC~0                                                        ; 1       ;
; lpm_counter0:inst20|lpm_counter:LPM_COUNTER_component|dffs[2] ; 1       ;
; inst1~1                                                       ; 1       ;
; inst6~2                                                       ; 1       ;
; lpm_counter0:inst20|lpm_counter:LPM_COUNTER_component|dffs[1] ; 1       ;
; inst55                                                        ; 1       ;
; inst52                                                        ; 1       ;
; inst49                                                        ; 1       ;
; inst46                                                        ; 1       ;
; inst41                                                        ; 1       ;
; inst42                                                        ; 1       ;
; inst40                                                        ; 1       ;
; inst43                                                        ; 1       ;
; inst23~0                                                      ; 1       ;
; inst~1                                                        ; 1       ;
+---------------------------------------------------------------+---------+


+-------------------------------------------------+
; Other Routing Usage Summary                     ;
+-----------------------------+-------------------+
; Other Routing Resource Type ; Usage             ;
+-----------------------------+-------------------+
; Output enables              ; 0 / 6 ( 0 % )     ;
; PIA buffers                 ; 43 / 288 ( 15 % ) ;
; PIAs                        ; 43 / 288 ( 15 % ) ;
+-----------------------------+-------------------+


+----------------------------------------------------------------------------+
; LAB External Interconnect                                                  ;
+----------------------------------------------+-----------------------------+
; LAB External Interconnects  (Average = 5.38) ; Number of LABs  (Total = 4) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 4                           ;
; 1                                            ; 0                           ;
; 2                                            ; 0                           ;
; 3                                            ; 1                           ;
; 4                                            ; 0                           ;
; 5                                            ; 0                           ;
; 6                                            ; 0                           ;
; 7                                            ; 0                           ;
; 8                                            ; 0                           ;
; 9                                            ; 0                           ;
; 10                                           ; 0                           ;
; 11                                           ; 0                           ;
; 12                                           ; 1                           ;
; 13                                           ; 0                           ;
; 14                                           ; 2                           ;
+----------------------------------------------+-----------------------------+


+----------------------------------------------------------------------+
; LAB Macrocells                                                       ;
+----------------------------------------+-----------------------------+
; Number of Macrocells  (Average = 7.00) ; Number of LABs  (Total = 8) ;
+----------------------------------------+-----------------------------+
; 0                                      ; 0                           ;
; 1                                      ; 0                           ;
; 2                                      ; 0                           ;
; 3                                      ; 0                           ;
; 4                                      ; 0                           ;
; 5                                      ; 1                           ;
; 6                                      ; 2                           ;
; 7                                      ; 2                           ;
; 8                                      ; 2                           ;
; 9                                      ; 1                           ;
+----------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------+
; Shareable Expander                                                            ;
+-------------------------------------------------+-----------------------------+
; Number of shareable expanders  (Average = 0.50) ; Number of LABs  (Total = 3) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 5                           ;
; 1                                               ; 2                           ;
; 2                                               ; 1                           ;
+-------------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection                                                                                                                                                                                                                                                          ;
+-----+------------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+
; LAB ; Logic Cell ; Input                                                                                                                             ; Output                                                                                                                       ;
+-----+------------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+
;  A  ; LC3        ;                                                                                                                                   ; A[10]                                                                                                                        ;
;  A  ; LC5        ;                                                                                                                                   ; A[11]                                                                                                                        ;
;  A  ; LC14       ;                                                                                                                                   ; D[7]                                                                                                                         ;
;  A  ; LC6        ;                                                                                                                                   ; A[12]                                                                                                                        ;
;  A  ; LC11       ;                                                                                                                                   ; A[14]                                                                                                                        ;
;  A  ; LC13       ;                                                                                                                                   ; A[15]                                                                                                                        ;
;  A  ; LC8        ;                                                                                                                                   ; A[13]                                                                                                                        ;
;  A  ; LC16       ;                                                                                                                                   ; D[6]                                                                                                                         ;
;  B  ; LC17       ;                                                                                                                                   ; A[3]                                                                                                                         ;
;  B  ; LC25       ;                                                                                                                                   ; A[7]                                                                                                                         ;
;  B  ; LC24       ;                                                                                                                                   ; A[6]                                                                                                                         ;
;  B  ; LC21       ;                                                                                                                                   ; A[5]                                                                                                                         ;
;  B  ; LC19       ;                                                                                                                                   ; A[4]                                                                                                                         ;
;  B  ; LC29       ;                                                                                                                                   ; A[9]                                                                                                                         ;
;  B  ; LC27       ;                                                                                                                                   ; A[8]                                                                                                                         ;
;  C  ; LC46       ;                                                                                                                                   ; A[2]                                                                                                                         ;
;  C  ; LC45       ;                                                                                                                                   ; A[1]                                                                                                                         ;
;  C  ; LC40       ;                                                                                                                                   ; A[16]                                                                                                                        ;
;  C  ; LC38       ;                                                                                                                                   ; A[17]                                                                                                                        ;
;  C  ; LC37       ;                                                                                                                                   ; A[18]                                                                                                                        ;
;  C  ; LC35       ;                                                                                                                                   ; A[19]                                                                                                                        ;
;  C  ; LC43       ;                                                                                                                                   ; A[0]                                                                                                                         ;
;  D  ; LC64       ;                                                                                                                                   ; nIOE                                                                                                                         ;
;  D  ; LC61       ;                                                                                                                                   ; nME                                                                                                                          ;
;  D  ; LC57       ;                                                                                                                                   ; nINT0                                                                                                                        ;
;  D  ; LC53       ;                                                                                                                                   ; nBUSREQ                                                                                                                      ;
;  D  ; LC49       ;                                                                                                                                   ; nWAIT                                                                                                                        ;
;  E  ; LC66       ; phi, lpm_counter0:inst20|lpm_counter:LPM_COUNTER_component|dffs[0]                                                                ; lpm_counter0:inst20|lpm_counter:LPM_COUNTER_component|dffs[2]                                                                ;
;  E  ; LC73       ;                                                                                                                                   ; DRS[0]                                                                                                                       ;
;  E  ; LC67       ; phi, lpm_counter0:inst20|lpm_counter:LPM_COUNTER_component|dffs[1], lpm_counter0:inst20|lpm_counter:LPM_COUNTER_component|dffs[0] ; CLK2MHZ                                                                                                                      ;
;  E  ; LC65       ; phi                                                                                                                               ; lpm_counter0:inst20|lpm_counter:LPM_COUNTER_component|dffs[1], lpm_counter0:inst20|lpm_counter:LPM_COUNTER_component|dffs[2] ;
;  E  ; LC72       ; D[0], inst25~16                                                                                                                   ; DD[0]                                                                                                                        ;
;  E  ; LC80       ; D[2], inst25~16                                                                                                                   ; DD[2]                                                                                                                        ;
;  E  ; LC75       ; D[1], inst25~16                                                                                                                   ; DD[1]                                                                                                                        ;
;  E  ; LC69       ;                                                                                                                                   ; nRD                                                                                                                          ;
;  E  ; LC77       ;                                                                                                                                   ; DRS[1]                                                                                                                       ;
;  F  ; LC94       ; D[5], inst25~8                                                                                                                    ; DD[5]                                                                                                                        ;
;  F  ; LC85       ; D[3], inst25~8                                                                                                                    ; DD[3]                                                                                                                        ;
;  F  ; LC88       ; D[4], inst25~8                                                                                                                    ; DD[4]                                                                                                                        ;
;  F  ; LC91       ;                                                                                                                                   ; DRS[4]                                                                                                                       ;
;  F  ; LC86       ;                                                                                                                                   ; DRS[3]                                                                                                                       ;
;  F  ; LC83       ;                                                                                                                                   ; DRS[2]                                                                                                                       ;
;  G  ; LC104      ; nRESET, D[7], inst23~0                                                                                                            ; inst6~2, nDINT, inst1~1                                                                                                      ;
;  G  ; LC105      ;                                                                                                                                   ; WDI                                                                                                                          ;
;  G  ; LC107      ;                                                                                                                                   ; nWR                                                                                                                          ;
;  G  ; LC109      ; inst4, A[19], nME                                                                                                                 ; nROMCS                                                                                                                       ;
;  G  ; LC99       ; D[7], inst25~17                                                                                                                   ; DD[7]                                                                                                                        ;
;  G  ; LC97       ; D[6], inst25~17                                                                                                                   ; DD[6]                                                                                                                        ;
;  H  ; LC115      ; A[19], nME                                                                                                                        ; nRAMCS1                                                                                                                      ;
;  H  ; LC117      ; inst4, A[19], nME                                                                                                                 ; nRAMCS0                                                                                                                      ;
;  H  ; LC128      ;                                                                                                                                   ; D[5]                                                                                                                         ;
;  H  ; LC126      ;                                                                                                                                   ; D[4]                                                                                                                         ;
;  H  ; LC125      ;                                                                                                                                   ; D[3]                                                                                                                         ;
;  H  ; LC123      ;                                                                                                                                   ; D[2]                                                                                                                         ;
;  H  ; LC120      ;                                                                                                                                   ; D[1]                                                                                                                         ;
;  H  ; LC118      ;                                                                                                                                   ; D[0]                                                                                                                         ;
+-----+------------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------+
; Fitter Device Options                                         ;
+----------------------------------------------+----------------+
; Option                                       ; Setting        ;
+----------------------------------------------+----------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off            ;
; Enable device-wide reset (DEV_CLRn)          ; Off            ;
; Enable device-wide output enable (DEV_OE)    ; Off            ;
; Enable INIT_DONE output                      ; Off            ;
; Configuration scheme                         ; Passive Serial ;
; Security bit                                 ; Off            ;
; Base pin-out file on sameframe device        ; Off            ;
+----------------------------------------------+----------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EPM7128SLC84-15 for design "URSO180GLUE"
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4674 megabytes
    Info: Processing ended: Sat Sep 18 23:27:27 2021
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:01


